金属栅极、半导体器件及其制造方法技术

本发明专利技术提供一种金属栅极、半导体器件及其制造方法，所述金属栅极包括功函数层，所述功函数层的上表面和/或下表面上形成有掺杂硅和/或锗的功函数保护层，硅和/或锗的掺入能够形成非晶结构，能够将原本纯的基材中沿垂直方向生长的柱状晶结构细化，并演变为等轴晶或者无明显晶粒边界的结构，致密性显著提高，在用于PMOS晶体管时可以阻挡外界的铝原子等向所述功函数层中扩散，在用于NMOS晶体管时可以阻挡所述功函数层中的铝原子等向外界扩散，从而能够改善铝等扩散对金属栅极的功函数的影响，提高器件的可靠性和电学性能。

Metal Gates, Semiconductor Devices and Their Manufacturing Methods

The present invention provides a metal gate, a semiconductor device and a manufacturing method thereof. The metal gate includes a work function layer. The upper and/or lower surfaces of the work function layer form a work function protection layer doped with silicon and/or germanium. The doping of silicon and/or germanium can form an amorphous structure, which can refine and evolve the columnar crystal structure growing vertically in the original pure substrate. For equiaxed crystals or structures without obvious grain boundaries, the compactness is significantly improved. When used in PMOS transistors, the external aluminum atoms can be blocked to diffuse isotropically into the work function layer. When used in NMOS transistors, the external diffusion of the aluminum atoms in the work function layer can be blocked. Thus, the influence of the diffusion of aluminum on the work function of the metal gate can be improved and the reliability of the device can be improved. Sex and electrical properties.

【技术实现步骤摘要】
金属栅极、半导体器件及其制造方法
本专利技术涉及集成电路制造
，尤其涉及一种金属栅极、半导体器件及其制造方法。
技术介绍
随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，高K栅介质层与金属栅极的高K金属栅极叠层结构(简称为高K金属栅极，简写为HKMG)被引入到MOS晶体管中。然而目前无论是先金属栅极工艺还是后金属栅极工艺制作的高K金属栅极结构，都存在因铝扩散问题而导致可靠性和电学性能不佳。
技术实现思路
本专利技术的目的在于一种金属栅极、半导体器件及其制造方法，能够改善铝扩散对功函数层的影响，提高器件的可靠性和电学性能。为了实现上述目的，本专利技术提供一种金属栅极，所述金属栅极包括功函数层，所述功函数层的上表面上和/或下表面上形成有功函数保护层，所述功函数保护层包括基材以及掺杂到所述基材中的掺杂剂，所述掺杂剂包括锗和/或硅。可选的，所述基材包括金属氮化物、钛和钽中的至少一种。可选的，所述掺杂剂还包括碳和/或硼。可选的，当所述功函数保护层位于所述功函数层的上表面上时，所述功函数保护层中的掺杂的锗和/或硅的浓度自下至上逐渐升高；当所述功函数保护层位于所述功函数层的下表面上时，所述功函数保护层中的掺杂的锗和/或硅的浓度自下至上逐渐降低。可选的，所述功函数保护层的厚度为所述功函数层厚度的1/8～1/4。可选的，当所述金属栅极用于PMOS晶体管时，所述功函数层为P型功函数层，且所述P型功函数层及其上表面上和/或下表面上的所述功函数保护层一同作为所述PMOS晶体管的功函数设定层，用于设定所述PMOS晶体管的功函数；当所述金属栅极用于NMOS晶体管时，所述功函数层为N型功函数层，所述N型功函数层作为所述NMOS晶体管的功函数设定层,用于设定所述NMOS晶体管的功函数。可选的，所述P型功函数层的材料选自氮化钛、氮化钽、氮化钼、碳化钽和碳化钛中的至少一种；所述N型功函数层的材料选自钛、钽、碳化钽和钛铝中的至少一种。可选的，所述金属栅极还包括依次层叠在所述功函数层的上表面上方的顶部阻挡层以及金属电极层，当所述功函数层的上表面上形成有所述功函数保护层时，所述顶部阻挡层的下表面层叠在所述功函数保护层的上表面上；当所述功函数层的上表面上无所述功函数保护层时，所述顶部阻挡层的下表面直接层叠在所述功函数层的上表面上。可选的，当所述金属栅极用于PMOS晶体管时，所述顶部阻挡层与所述功函数层的上表面之间层叠有N型功函数层。可选的，所述顶部阻挡层的材料选自氮化钛、氮化钽、钛和钽中的至少一种，所述金属电极层的材料选自铝、钨、钛、铜、钛铝合金和铜铝合金中的至少一种。可选的，所述金属栅极还包括依次层叠在所述功函数层的下表面下方的底部阻挡层以及覆盖层，所述覆盖层的下表面覆盖在一高K栅介质层上；当所述功函数层的下表面上形成有所述功函数保护层时，所述底部阻挡层的上表面层叠在所述功函数保护层的下表面上；当所述功函数层的下表面上无所述功函数保护层时，所述底部阻挡层的上表面直接层叠在所述功函数层的下表面上。可选的，所述覆盖层的材料选自氧化镧、氧化铝、氧化镓、氧化铟、氧化钼、铂、氮化钛、氮化钽、氮化钼、氮化钨、碳化钽和碳化钛中的至少一种；所述底部阻挡层的材料选自氮化钛、氮化钽、氮化钼、氮化钨、碳化钽、碳化钛、钛和钽中的至少一种。本专利技术还提供一种上述之一的金属栅极的制造方法，包括以下步骤：在一半导体衬底上形成用于制作金属栅极的功函数层；以及在所述功函数层形成之前和/或之后，形成功函数保护层，以使所述功函数层的上表面上和/或下表面上形成有所述功函数保护层，所述功函数保护层包括基材以及掺杂到所述基材中的掺杂剂，所述掺杂剂包括锗和/或硅。可选的，形成所述功函数保护层的工艺包括原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺。可选的，所述功函数保护层和所述功函数层在同一反应室内沉积，且采用不打断相邻两层的沉积之间的真空环境的方式形成所述功函数保护层和所述功函数层。可选的，所述功函数保护层中的锗和/或硅掺杂剂通过原位掺杂工艺或离子注入工艺掺杂到所述基材中。可选的，当所述半导体衬底的表层为高K栅介质层时，在所述半导体衬底上形成所述功函数层和功函数保护层之前，先在所述半导体衬底的表面上依次形成用于制作金属栅极的覆盖层和底部阻挡层，且当所述功函数层的下表面上形成有所述功函数保护层时，所述底部阻挡层的上表面层叠在所述功函数保护层的下表面上，当所述功函数层的下表面上无所述功函数保护层时，所述底部阻挡层的上表面直接层叠在所述功函数层的下表面上。可选的，所述的金属栅极的制造方法，还包括：在所述功函数层的上方依次形成顶部阻挡层以及金属电极层，且当所述功函数层的上表面上形成有所述功函数保护层时，所述顶部阻挡层的下表面层叠在所述功函数保护层的上表面上，当所述功函数层的上表面上无所述功函数保护层时，所述顶部阻挡层的下表面直接层叠在所述功函数层的上表面上。本专利技术还提供一种半导体器件，包括表面具有高K栅介层的半导体衬底以及位于所述高K栅介层表面上的上述之一的金属栅极。可选的，所述半导体衬底包括NMOS区域和PMOS区域，所述半导体衬底包括NMOS区域和/或PMOS区域；所述PMOS区域中的金属栅极为所述金属栅极，和/或，所述NMOS区域的金属栅极为所述金属栅极。本专利技术还提供一种半导体器件的制造方法，包括以下步骤：提供一半导体衬底；以及采用上述之一的金属栅极的制造方法，在所述半导体衬底上形成金属栅极。与现有技术相比，本专利技术的金属栅极、半导体器件及其制造方法中，金属栅极的功函数层的上表面和/或下表面上形成有掺杂硅和/或锗的功函数保护层，硅和/或锗的掺入能够形成非晶结构，能够将原本纯的基材中沿垂直方向生长的柱状晶结构细化，并演变为等轴晶或者无明显晶粒边界的结构，致密性显著提高，在用于PMOS晶体管时可以阻挡外界的铝原子等向P型功函数层中扩散，在用于NMOS晶体管时可以阻挡铝原子等在N型功函数层中的进出，从而能够改善铝等扩散对金属栅极的功函数的影响，提高器件的可靠性和电学性能。附图说明图1是一种PMOS晶体管的金属栅极的剖面结构示意图；图2A至2B是本专利技术具体实施例的金属栅极的剖面结构示意图；图3是本专利技术具体实施例的一种半导体器件的制造方法流程图；图4A至4F是图3所示的半导体器件的制造方法的器件剖面结构示意图。具体实施方式互补型金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor，CMOS)器件是构成集成电路的基本半导体器件之一，CMOS器件通常包括P型金属氧化物半导体(PMOS)晶体管和N型金属氧化物半导体(NMOS)晶体管，而且对于高K金属栅极工艺制造的CMOS器件，通常需要在高K栅介质层表面上形成功函数层(workfunctionlayer)，以使得PMOS晶体管和NMOS晶体管的金属栅极所需要的等效功函数(workfunction)与传统的高掺杂的多晶硅栅接近，同时调节PMOS晶体管和NMOS晶体管的阈值电压，其中，对于NMOS晶体管而言，通常需要具有较低的功函数(例如为4.1eV～4.3eV)，对于PMOS晶体管而言通常需要具有较高的功函数(例如为4.7eV～4.9eV)。因此，在PMOS晶体管和NMOS管中，功函数层的材料本文档来自技高网...

【技术保护点】
1.一种金属栅极，其特征在于，所述金属栅极包括功函数层，所述功函数层的上表面上和/或下表面上形成有功函数保护层，所述功函数保护层包括基材以及掺杂到所述基材中的掺杂剂，所述掺杂剂包括锗和/或硅。

【技术特征摘要】
1.一种金属栅极，其特征在于，所述金属栅极包括功函数层，所述功函数层的上表面上和/或下表面上形成有功函数保护层，所述功函数保护层包括基材以及掺杂到所述基材中的掺杂剂，所述掺杂剂包括锗和/或硅。2.如权利要求1所述的金属栅极，其特征在于，所述基材包括金属氮化物、钛和钽中的至少一种。3.如权利要求1所述的金属栅极，其特征在于，所述掺杂剂还包括碳和/或硼。4.如权利要求1所述的金属栅极，其特征在于，当所述功函数保护层位于所述功函数层的上表面上时，所述功函数保护层中的掺杂的锗和/或硅的浓度自下至上逐渐升高；当所述功函数保护层位于所述功函数层的下表面上时，所述功函数保护层中的掺杂的锗和/或硅的浓度自下至上逐渐降低。5.如权利要求1至4中任一项所述的金属栅极，其特征在于，所述功函数保护层的厚度为所述功函数层厚度的1/8～1/4。6.如权利要求5所述的金属栅极，其特征在于，当所述金属栅极用于PMOS晶体管时，所述功函数层为P型功函数层，且所述P型功函数层及其上表面上和/或下表面上的所述功函数保护层一同作为所述PMOS晶体管的功函数设定层，用于设定所述PMOS晶体管的功函数；当所述金属栅极用于NMOS晶体管时，所述功函数层为N型功函数层，所述N型功函数层作为所述NMOS晶体管的功函数设定层,用于设定所述NMOS晶体管的功函数。7.如权利要求6所述的金属栅极，其特征在于，所述P型功函数层的材料选自氮化钛、氮化钽、氮化钼、碳化钽和碳化钛中的至少一种；所述N型功函数层的材料选自钛、钽、碳化钽和钛铝中的至少一种。8.如权利要求1所述的金属栅极，其特征在于，所述金属栅极还包括依次层叠在所述功函数层的上表面上方的顶部阻挡层以及金属电极层，当所述功函数层的上表面上形成有所述功函数保护层时，所述顶部阻挡层的下表面层叠在所述功函数保护层的上表面上；当所述功函数层的上表面上无所述功函数保护层时，所述顶部阻挡层的下表面直接层叠在所述功函数层的上表面上。9.如权利要求8所述的金属栅极，其特征在于，当所述金属栅极用于PMOS晶体管时，所述顶部阻挡层与所述功函数层的上表面之间层叠有N型功函数层。10.如权利要求8所述的金属栅极，其特征在于，所述顶部阻挡层的材料选自氮化钛、氮化钽、钛和钽中的至少一种，所述金属电极层的材料选自铝、钨、钛、铜、钛铝合金和铜铝合金中的至少一种。11.如权利要求8至10中任一项所述的金属栅极，其特征在于，所述金属栅极还包括依次层叠在所述功函数层的下表面下方的底部阻挡层以及覆盖层，所述覆盖层的下表面覆盖在一高K栅介质层上；当所述功函数层的下表面上形成有所述功函数保护层时，所述底部阻挡层的上表面层叠在所述功函数保护层的下表面上；当所述功函数层的下表面上无所述功函数保护层时，所述底部阻挡层的上表面直接层叠在所述功函数层的下表面上。12...

【专利技术属性】
技术研发人员：邓浩，徐建华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31