半导体器件及其形成方法和半导体结构技术

一种半导体器件及其形成方法和半导体结构，半导体器件的形成方法包括：提供基底，包括具有沟槽的衬底、位于沟槽之间的衬底上的浮置栅层、以及位于浮置栅层上的硬掩膜层；在浮置栅层的侧壁上形成保护层；形成保护层后，在沟槽内形成隔离结构；形成隔离结构后，去除硬掩膜层。本发明专利技术在形成隔离结构之前，在浮置栅层的侧壁上形成保护层，所述保护层能够对所述浮置栅层的侧壁起到保护作用，以减小或避免去除所述硬掩膜层的工艺对所述浮置栅层侧壁的刻蚀损耗，从而避免出现所述浮置栅层的宽度过小或者宽度均一性较差的问题，进而有利于优化所形成快闪存储器的电学性能。

Semiconductor Devices and Their Formation Methods and Semiconductor Structures

A semiconductor device and its forming method and semiconductor structure are described. The forming method of the semiconductor device includes: providing a substrate with grooves, a floating gate layer on the substrate between grooves, and a hard mask layer on the floating gate layer; forming a protective layer on the side wall of the floating gate layer; forming an isolation structure in the groove after forming a protective layer; After the structure, the hard mask layer is removed. Before forming an isolation structure, a protective layer is formed on the side wall of the floating gate layer, which can protect the side wall of the floating gate layer to reduce or avoid the etching loss of the side wall of the floating gate layer caused by the removal process of the hard mask layer, thereby avoiding the problem of too small width or poor uniformity of the width of the floating gate layer. It is beneficial to optimize the electrical performance of the flash memory.

【技术实现步骤摘要】
半导体器件及其形成方法和半导体结构
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法和半导体结构。
技术介绍
目前，快闪存储器(Flash)，又称为闪存，已经成为非挥发性存储器的主流。根据结构不同，闪存可分为或非闪存(NorFlash)和与非闪存(NANDFlash)两种。闪存的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。但是，现有技术的快闪存储器的电学性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及其形成方法和半导体结构，优化快闪存储器的电学性能。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供基底，所述基底包括具有沟槽的衬底、位于所述沟槽之间的衬底上的浮置栅层、以及位于所述浮置栅层上的硬掩膜层；在所述浮置栅层的侧壁上形成保护层；形成所述保护层后，在所述沟槽内形成隔离结构；形成所述隔离结构后，去除所述硬掩膜层。可选的，所述浮置栅层的材料为多晶硅，所述硬掩膜层的材料为氮化硅或氮氧化硅，所述保护层的材料为氧化硅。可选的，形成所述保护层的步骤包括：对所述浮置栅层的侧壁进行氧化处理。可选的，所述氧化处理为氧等离子体处理。可选的，所述保护层的厚度为至可选的，所述氧等离子体处理所采用的反应气体包括O2、O3和N2O中的一种或多种。可选的，所述氧等离子体处理所采用的反应气体为O3，所述氧等离子体处理的参数包括：反应气体的流量为50sccm至300sccm，工艺时间为10秒至50秒。可选的，所述氧等离子体处理所采用的工艺为缝隙平面天线工艺。可选的，所述缝隙平面天线工艺所采用的反应气体为O2。可选的，形成所述保护层的步骤包括：采用沉积工艺在所述浮置栅层的侧壁上形成所述保护层，所述保护层还覆盖所述沟槽底部和侧壁、以及所述硬掩膜层的侧壁和顶部。可选的，所述沉积工艺为原子层沉积工艺或低压化学气相沉积工艺。可选的，所述保护层的厚度为至可选的，形成所述隔离结构的步骤包括：在所述沟槽内填充满隔离材料，所述隔离材料还覆盖所述硬掩膜层顶部；采用平坦化工艺，去除高于所述硬掩膜层顶部的隔离材料；在所述平坦化工艺后，对剩余隔离材料进行回刻处理形成隔离结构，所述隔离结构顶部与所述衬底顶部齐平，或者，所述隔离结构顶部高于所述衬底顶部。可选的，去除所述硬掩膜层后，所述形成方法还包括：采用氢氟酸溶液对所述基底进行清洗处理。相应的，本专利技术还提供一种半导体器件，包括：基底，所述基底包括具有沟槽的衬底、以及位于所述沟槽之间的衬底上的浮置栅层；隔离结构，位于所述沟槽内；保护层，位于所述隔离结构和所述衬底之间。可选的，所述保护层的厚度为至相应的，本专利技术还提供一种半导体结构，包括：基底，所述基底包括具有沟槽的衬底、位于所述沟槽之间的衬底上的浮置栅层、以及位于所述浮置栅层上的硬掩膜层；保护层，位于所述浮置栅层的侧壁上。可选的，所述浮置栅层的材料为多晶硅，所述硬掩膜层的材料为氮化硅或氮氧化硅，所述保护层的材料为氧化硅。可选的，所述保护层的厚度为至或者，所述保护层的厚度为至可选的，所述保护层仅位于所述浮置栅层的侧壁上；或者，所述保护层还位于所述沟槽的底部和侧壁、以及所述硬掩膜层的侧壁和顶部。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术在形成隔离结构之前，在浮置栅层的侧壁上形成保护层，后续去除所述硬掩膜层时，所述保护层能够对所述浮置栅层的侧壁起到保护作用，以减小或避免去除所述硬掩膜层的工艺对所述浮置栅层侧壁的刻蚀损耗，从而避免出现所述浮置栅层的宽度过小或者宽度均一性较差的问题，进而有利于优化所形成快闪存储器的电学性能。可选方案中，去除所述硬掩膜层后，所述形成方法还包括：采用氢氟酸溶液对所述基底进行清洗处理，所述清洗处理不仅能够去除所述浮置栅层表面的杂质和自然氧化层，而且由于剩余保护层的厚度较小，所述清洗处理还能够去除所述浮置栅层侧壁的剩余保护层，以露出所述浮置栅层表面(包括顶部表面和侧壁表面)，从而为后续工艺步骤提供良好的界面基础。附图说明图1至图4是一种半导体器件的形成方法中各步骤对应的结构示意图；图5是采用图1至图4所述形成方法所形成半导体器件的电镜图；图6至图11是本专利技术半导体器件的形成方法第一实施例中各步骤对应的结构示意图；图12至图17是本专利技术半导体器件的形成方法第二实施例中各步骤对应的结构示意图。具体实施方式由
技术介绍
可知，快闪存储器的电学性能仍有待提高。现结合一种半导体器件的形成方法分析其电学性能仍有待提高的原因。结合参考图1至图4，示出了一种半导体器件的形成方法中各步骤对应的结构示意图。所述半导体器件的形成方法包括以下步骤：参考图1，提供基底(未标示)，所述基底包括具有沟槽11的衬底10、位于所述沟槽11之间的衬底10上的多晶硅浮置栅(FloatingGate，FG)层20、以及位于所述浮置栅层20上的硬掩膜层30。本实施例中，所述硬掩膜层30用于作为刻蚀形成所述沟槽11的刻蚀掩膜，所述硬掩膜层30的材料为氮化硅或氮氧化硅。参考图2，在所述沟槽11(如图1所示)内填充满隔离材料45，所述隔离材料45还覆盖所述硬掩膜层30顶部。参考图3，采用平坦化工艺，去除高于所述硬掩膜层30顶部的隔离材料45(如图2所示)；在所述平坦化工艺后，对剩余隔离材料进行回刻处理形成隔离结构(ShallowTrenchIsolation，STI)40，所述隔离结构40顶部与所述衬底10顶部齐平，或者，所述隔离结构40顶部高于所述衬底10顶部。参考图4，形成所述隔离结构40后，去除所述硬掩膜层30(如图3所示)。本实施例中，采用湿法刻蚀工艺去除所述硬掩膜层30。所述硬掩膜层30的材料为氮化硅或氮氧化硅，相应的，所述湿法刻蚀工艺所采用的刻蚀溶液为磷酸溶液。结合参考图5，示出了采用上述形成方法所形成半导体器件的电镜图。在去除所述硬掩膜层30的工艺过程中，所述浮置栅层20的侧壁暴露在所述湿法刻蚀工艺的刻蚀环境中，由于湿法刻蚀工艺具有各向同性的刻蚀特性，且磷酸溶液还会对多晶硅材料进行刻蚀，因此所述湿法刻蚀工艺会对所述浮置栅层20的侧壁造成刻蚀损耗(如图5中虚线圈所示)；相应的，所述浮置栅层20容易因刻蚀损耗而出现宽度(即沿垂直于所述浮置栅层20延伸方向的尺寸)过小的问题，从而导致所形成快闪存储器的电学性能下降；而且，所述湿法刻蚀工艺对所述浮置栅层20侧壁的刻蚀损耗量的可控性较差，因此还容易出现所述浮置栅层20的宽度均一性较差的问题，从而导致所形成快闪存储器的电学性能均一性变差，例如阈值电压均一性下降的问题。此外，快闪存储器通常包括位于所述衬底10上的核心存储电路(CellCircuit)和位于所述核心存储电路周围的外围电路(PeripheralCircuit)。其中，所述核心存储电路包括一些具有较小特征尺寸的晶体管，即核心存储电路所对应的浮置栅层20的宽度较小，因此所述浮置栅层20宽度的变化对核心存储电路的晶体管性能的影响尤为明显。为了解决所述技术问题，本专利技术在形成隔离结构之前，在浮置栅层的侧壁上形成保护层，后续去除所述硬掩膜层时，所述保护层能够对所述浮置栅层的侧壁起到保护作用，以减小或避免去除所述硬掩膜层的工艺对所述本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，所述基底包括具有沟槽的衬底、位于所述沟槽之间的衬底上的浮置栅层、以及位于所述浮置栅层上的硬掩膜层；在所述浮置栅层的侧壁上形成保护层；形成所述保护层后，在所述沟槽内形成隔离结构；形成所述隔离结构后，去除所述硬掩膜层。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，所述基底包括具有沟槽的衬底、位于所述沟槽之间的衬底上的浮置栅层、以及位于所述浮置栅层上的硬掩膜层；在所述浮置栅层的侧壁上形成保护层；形成所述保护层后，在所述沟槽内形成隔离结构；形成所述隔离结构后，去除所述硬掩膜层。2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述浮置栅层的材料为多晶硅，所述硬掩膜层的材料为氮化硅或氮氧化硅，所述保护层的材料为氧化硅。3.如权利要求2所述的半导体器件的形成方法，其特征在于，形成所述保护层的步骤包括：对所述浮置栅层的侧壁进行氧化处理。4.如权利要求3所述的半导体器件的形成方法，其特征在于，所述氧化处理为氧等离子体处理。5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述保护层的厚度为至6.如权利要求4所述的半导体器件的形成方法，其特征在于，所述氧等离子体处理所采用的反应气体包括O2、O3和N2O中的一种或多种。7.如权利要求4所述的半导体器件的形成方法，其特征在于，所述氧等离子体处理所采用的反应气体为O3，所述氧等离子体处理的参数包括：反应气体的流量为50sccm至300sccm，工艺时间为10秒至50秒。8.如权利要求4所述的半导体器件的形成方法，其特征在于，所述氧等离子体处理所采用的工艺为缝隙平面天线工艺。9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述缝隙平面天线工艺所采用的反应气体为O2。10.如权利要求2所述的半导体器件的形成方法，其特征在于，形成所述保护层的步骤包括：采用沉积工艺在所述浮置栅层的侧壁上形成所述保护层，所述保护层还覆盖所述沟槽底部和侧壁、以及所述硬掩膜层的侧壁和顶部。11.如权利要求10所述的半导...

【专利技术属性】
技术研发人员：陈亮，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31