半导体器件及其形成方法技术

一种半导体器件及其形成方法，所述半导体器件包括：半导体衬底，所述半导体衬底表面形成有第一金属层和第二金属层；层间介质层，形成在所述第一金属层和第二金属层之间，所述层间介质层内具有通孔；导电插塞，位于所述通孔内，所述导电插塞的第一端与所述第一金属层中的第一金属线电连接，所述导电插塞的第二端与所述第二金属层中的第二金属线电连接；第三金属线，位于所述第一金属层内且与所述第一金属线相邻；其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间，所述通孔是通过一体化刻蚀工艺形成的。本发明专利技术方案有助于使导电插塞与第三金属线之间的层间介质层击穿导通。

Semiconductor devices and their formation methods

A semiconductor device and its forming method include: a semiconductor substrate with a first metal layer and a second metal layer formed on the surface of the semiconductor substrate; an interlayer dielectric layer formed between the first metal layer and the second metal layer, with a through hole in the interlayer dielectric layer; and a conductive plug located in the through hole, with the first end and the second metal layer. The second end of the conductive plug is connected with the second metal line in the second metal layer; the third metal line is located in the first metal layer and adjacent to the first metal line; in which the line width of the second metal line is selected from the maximum range of the line width in the design rule, and the through hole is integrated etched. The process is formed. The scheme of the invention is helpful to make the interlayer dielectric layer between the conductive plug and the third metal wire breakdown and conduction.

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体
，尤其是涉及一种半导体器件及其形成方法。
技术介绍
在现有的半导体器件中，可以采用反熔丝(Anti-fuse)结构改变金属线之间的连接关系，从而在一次性可编程电路中，根据用户需要，对电路中的标准逻辑单元进行编程，以实现特定的功能。具体而言，通过在反熔丝结构上施加电学压力(编程电压或者电流)，可以使两条金属线之间从不导通状态转变为导通状态，或者可以使两条金属线从高阻状态变成低阻状态，从而形成连接两条金属线的传导通道。然而在现有技术中，反熔丝结构的编程效率有待提高。
技术实现思路
本专利技术解决的技术问题是提供一种半导体器件及其形成方法，有助于反熔丝结构的击穿导通，可以降低反熔丝结构的击穿电压，或者在相同的击穿电压下提高击穿效率，从而提高反熔丝结构的编程效率。为解决上述技术问题，本专利技术实施例提供一种半导体器件，包括：半导体衬底，所述半导体衬底表面形成有第一金属层和第二金属层；层间介质层，形成在所述第一金属层和第二金属层之间，所述层间介质层内具有通孔；导电插塞，位于所述通孔内，所述导电插塞的第一端与所述第一金属层中的第一金属线电连接，所述导电插塞的第二端与所述第二金属层中的第二金属线电连接；第三金属线，位于所述第一金属层内且与所述第一金属线相邻；其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间，所述通孔是通过一体化刻蚀工艺形成的。可选的，所述第二金属线的线宽为所述设计规则中的线宽的最大值。可选的，所述第一金属线和第三金属线的间距选自于所述设计规则中的间距的最小区间。可选的，所述第一金属线和第三金属线的间距为所述设计规则中的间距的最小值。可选的，所述半导体器件还包括：晶体管，所述晶体管的栅极结构形成在所述半导体衬底的表面，所述晶体管的源区和漏区形成在所述栅极结构两侧的半导体衬底内。可选的，所述导电插塞形成在所述晶体管的栅极结构上方，所述第三金属线与所述源区或漏区电连接。可选的，所述晶体管为鳍型场效应晶体管，所述导电插塞在所述半导体衬底表面的投影在所述晶体管的栅极结构的预设范围内。为解决上述技术问题，本专利技术实施例提供一种半导体器件的形成方法，包括以下步骤：提供半导体衬底；在所述半导体衬底表面形成第一金属层，所述第一金属层中具有第一金属线与第三金属线，所述第三金属线与所述第一金属线相邻；形成覆盖所述第一金属层的层间介质层；通过一体化刻蚀工艺，在所述层间介质层内形成通孔与沟槽；在所述通孔与沟槽内填充导电物，以形成导电插塞与第二金属层，所述第二金属层中具有第二金属线；其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间。可选的，所述第二金属线的线宽为所述设计规则中的线宽的最大值。可选的，所述第一金属线和第三金属线的间距选自于所述设计规则中的间距的最小区间。可选的，所述第一金属线和第三金属线的间距为所述设计规则中的间距的最小值。可选的，在所述半导体衬底表面形成第一金属层之前，所述的半导体器件的形成方法还包括：在所述半导体衬底的表面形成晶体管的栅极结构；在所述栅极结构两侧的半导体衬底内形成所述晶体管的源区和漏区。可选的，所述导电插塞形成在所述晶体管的栅极结构上方，所述第三金属线与所述源区或漏区电连接。可选的，所述晶体管为鳍型场效应晶体管，所述导电插塞在所述半导体衬底表面的投影在所述晶体管的栅极结构的预设范围内。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：在本专利技术实施例中，半导体器件包括半导体衬底，所述半导体衬底表面形成有第一金属层和第二金属层；层间介质层，形成在所述第一金属层和第二金属层之间，所述层间介质层内具有通孔；导电插塞，位于所述通孔内，所述导电插塞的第一端与所述第一金属层中的第一金属线电连接，所述导电插塞的第二端与所述第二金属层中的第二金属线电连接；第三金属线，位于所述第一金属层内且与所述第一金属线相邻；其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间，所述通孔是通过一体化刻蚀工艺形成的。采用上述方案，通过设置第二金属线的线宽选自设计规则中的线宽的最大区间，并且采用一体化刻蚀工艺形成通孔，可以使得导电插塞与第二金属层的接触面积更大，从而使得导电插塞的侧壁与半导体衬底表面的夹角减小，也即使得导电插塞与第三金属线的距离更近，有助于使导电插塞与第三金属线之间的层间介质层击穿导通，相当于降低反熔丝结构的击穿电压，或者在相同的击穿电压下提高击穿效率，从而提高所述反熔丝结构的编程效率。进一步，在本专利技术实施例中，将导电插塞形成在半导体器件的晶体管的栅极结构上方，有助于利用晶体管的自发热的热量，提高反熔丝结构的击穿导通效率。进一步，在本专利技术实施例中，当所述晶体管为鳍型场效应晶体管时，可以设置所述导电插塞在所述半导体衬底表面的投影在所述晶体管的栅极结构的预设范围内。由于狭窄而孤立的鳍片的设计造成的散热慢的问题，导致鳍型场效应晶体管器件的自发热问题比传统晶体管严重，将鳍型场效应晶体管设置在所述反熔丝结构的正下方，可以更好地利用鳍型场效应晶体管自发热的热量，进一步提高反熔丝结构的击穿导通效率，从而提高所述反熔丝结构的编程效率。附图说明图1是现有技术中一种未施加电学压力时的反熔丝结构；图2是现有技术中一种施加电学压力时的反熔丝结构；图3是现有技术中一种半导体器件的电路示意图；图4是现有技术中一种半导体器件的剖面结构示意图；图5是本专利技术实施例中一种半导体器件的顶视图；图6是本专利技术实施例中一种半导体器件的剖面结构示意图；图7是本专利技术实施例中另一种半导体器件的剖面结构示意图；图8是本专利技术实施例中又一种半导体器件的剖面结构示意图；图9是本专利技术实施例中一种半导体器件的形成方法的流程图；图10至图12是本专利技术实施例中一种半导体器件的形成方法中各步骤对应的器件剖面结构示意图。具体实施方式在现有的半导体器件中，可以采用熔丝与反熔丝结构改变金属线之间的连接关系，从而在一次性可编程电路中，根据用户需要，对电路中的标准逻辑单元进行编程，以实现特定的功能。具体而言，熔丝(Fuse)结构具有从低阻转变为高阻的能力，通常用于连接集成电路中的冗余电路(RedundancyCircuit)，当电路出现缺陷时，通过将熔丝熔断，以使用冗余电路修复或取代产生缺陷的电路。反熔丝结构是相对于传统的熔丝结构而言的，具有从高阻转变为低阻的能力。结合参照图1和图2，图1是现有技术中一种未施加电学压力时的反熔丝结构，可以包括第一金属电极101、第二金属电极102以及位于两个金属电极之间的介质层103。所述介质层103可以表现出兆欧级的阻抗，不导电，从而有效地隔离第一金属电极101与第二金属电极102。图2是现有技术中施加电学压力时的反熔丝结构。如图2所示，通过在反熔丝结构上施加电学压力(编程电压或者电流)，可以使第一金属电极101与第二金属电极102之间从不导通状态转变为导通状态，形成连接第一金属电极101与第二金属电极102的传导通道。熔丝结构和反熔丝结构往往用于存储器或可编程电路中，在存储器芯片生产完成后，若其中有部分存储单元出现功能问题，就可以采用冗余的存储单元进行取代并实现修复，或者对电路中的标准逻辑单元进行编程，以实现特定的功能。参照图3，图3是现有技术中一种半导体器件的电路示意图，所述半导本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：半导体衬底，所述半导体衬底表面形成有第一金属层和第二金属层；层间介质层，形成在所述第一金属层和第二金属层之间，所述层间介质层内具有通孔；导电插塞，位于所述通孔内，所述导电插塞的第一端与所述第一金属层中的第一金属线电连接，所述导电插塞的第二端与所述第二金属层中的第二金属线电连接；第三金属线，位于所述第一金属层内且与所述第一金属线相邻；其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间，所述通孔是通过一体化刻蚀工艺形成的。

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：半导体衬底，所述半导体衬底表面形成有第一金属层和第二金属层；层间介质层，形成在所述第一金属层和第二金属层之间，所述层间介质层内具有通孔；导电插塞，位于所述通孔内，所述导电插塞的第一端与所述第一金属层中的第一金属线电连接，所述导电插塞的第二端与所述第二金属层中的第二金属线电连接；第三金属线，位于所述第一金属层内且与所述第一金属线相邻；其中，所述第二金属线的线宽选自设计规则中的线宽的最大区间，所述通孔是通过一体化刻蚀工艺形成的。2.根据权利要求1所述的半导体器件，其特征在于，所述第二金属线的线宽为所述设计规则中的线宽的最大值。3.根据权利要求1所述的半导体器件，其特征在于，所述第一金属线和第三金属线的间距选自于所述设计规则中的间距的最小区间。4.根据权利要求3所述的半导体器件，其特征在于，所述第一金属线和第三金属线的间距为所述设计规则中的间距的最小值。5.根据权利要求1所述的半导体器件，其特征在于，还包括：晶体管，所述晶体管的栅极结构形成在所述半导体衬底的表面，所述晶体管的源区和漏区形成在所述栅极结构两侧的半导体衬底内。6.根据权利要求5所述的半导体器件，其特征在于，所述导电插塞形成在所述晶体管的栅极结构上方，所述第三金属线与所述源区或漏区电连接。7.根据权利要求5所述的半导体器件，其特征在于，所述晶体管为鳍型场效应晶体管，所述导电插塞在所述半导体衬底表面的投影在所述晶体管的栅极结构的预设范围内。8.一种半导体器件的形成方法，其...

【专利技术属性】
技术研发人员：冯军宏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31