与热再分布图案有关的半导体封装制造技术

本发明专利技术提供与热再分布图案有关的半导体封装。半导体封装可以包括布置在封装基板上的第一半导体芯片、第二半导体芯片以及热再分布图案。所述热再分布图案可以包括：第一端部，该第一端部设置在与所述第一半导体芯片相邻的高温区域中；第二端部，该第二端部布置在与所述第二半导体芯片相邻的低温区域中；以及延伸部，该延伸部将所述第一端部连接到所述第二端部。

Semiconductor packaging related to thermal redistribution patterns

The present invention provides semiconductor packaging related to thermal redistribution patterns. Semiconductor packaging may include a first semiconductor chip, a second semiconductor chip and a thermal redistribution pattern arranged on the packaging substrate. The thermal redistribution pattern may include: a first end which is located in a high temperature region adjacent to the first semiconductor chip; a second end which is located in a low temperature region adjacent to the second semiconductor chip; and an extension which connects the first end to the second end.

【技术实现步骤摘要】
与热再分布图案有关的半导体封装
本公开总体涉及半导体封装技术，并且更具体地涉及与热再分布图案有关的半导体封装。
技术介绍
已经研发出多芯片封装(MCP)以将各种类型的半导体芯片集成到单个封装中。嵌入每个MCP中的各种类型的半导体芯片可以具有不同的功能。已经提出MCP中的系统级封装(SiP)以提供高性能封装。每个SiP均可以构造成包括逻辑芯片以及至少一个存储器芯片。由于每个MCP均采用各种类型的半导体芯片，因此MCP表现出不好的热特性。即，每个MCP中采用的各种半导体芯片可能消耗不同的电功率。因此，由每个MCP中的半导体芯片产生的热量也可能彼此不同。与消耗相对低的电功率的低功率半导体芯片相比，消耗相对高的电功率的高功率半导体芯片可能产生相对大量的热量。由高功率半导体芯片产生的热量可能局部积聚在MCP的特定区域中。因此，MCP的该特定区域可能被过度加热而提供高温区域。高温区域可能会降低MCP中的半导体芯片的特性。
技术实现思路
根据一个实施方式，可以提供一种半导体封装。该半导体封装可以包括布置在封装基板上的第一半导体芯片、第二半导体芯片以及热再分布图案。所述第一半导体芯片和所述第二半导体芯片可以彼此间隔开。所述热再分布图案可以包括布置在与所述第一半导体芯片相邻的高温区域中的第一端部、布置在与所述第二半导体芯片相邻的低温区域中的第二端部以及将所述第一端部连接到所述第二端部的延伸部。根据一个实施方式，可以提供一种半导体封装。该半导体封装可以包括布置在封装基板上的第一半导体芯片、第二半导体芯片以及热再分布图案。所述第一半导体芯片和所述第二半导体芯片可以彼此间隔开。所述热再分布图案可以包括布置在与所述第一半导体芯片相邻的高温区域中的第一端部、布置在与所述第二半导体芯片相邻的低温区域中的第二端部以及多个子延伸部，这些子延伸部沿所述第一端部与所述第二端部之间的路径排列，所述多个子延伸部彼此间隔开。根据一个实施方式，可以提供一种半导体封装。该半导体封装包括布置在封装基板上的第一半导体芯片与第二半导体芯片，并且所述第一半导体芯片和所述第二半导体芯片彼此间隔开。所述半导体封装可以包括热再分布图案，该热再分布图案包括邻近所述第一半导体芯片布置的第一端部、邻近所述第二半导体芯片布置的第二端部以及连接到所述第一端部和所述第二端部的延伸部，并且所述延伸部构造成减少当从所述第一端部向所述第二端部传递时的热传递瓶颈现象。附图说明图1是示出根据一个实施方式的半导体封装的平面图。图2是沿图1中的线A1-A2与A3-A4剖取的合并截面图。图3是示出根据一个实施方式的半导体封装的平面图。图4至图6示出了各种半导体封装中的热分布。图7是示出根据一个实施方式的半导体封装的平面图。图8是沿图7的A5-A6线剖取的截面图。图9是示出根据一个实施方式的半导体封装的平面图。图10是示出采用包括根据一个实施方式的半导体封装的存储卡的电子系统的框图。图11是示出包括根据一个实施方式的半导体封装的电子系统的框图。具体实施方式本文中使用的术语可以对应于考虑到它们在实施方式中的功能而选择的词语，并且根据实施方式所属领域中的普通技术人员，这些术语的含义可以被解释为不同含义。如果详细定义，则可以根据定义解释术语。除非另外定义，否则本文中使用的术语(包括技术与科学术语)具有与实施方式所属领域的普通技术人员通常理解的含义相同的含义。应当理解，尽管本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开，但不用于仅定义元件本身或用于表示特定序列。还应理解，当元件或层被称为在另一元件或层“上”、“上方”、“下方”、“下面”或“外部”时，该元件或层可以与其他元件或层直接接触，或者可以存在中间元件或层。用于描述元件或层之间的关系(例如，“在……之间”与“直接在……之间”或“相邻”与“直接相邻”)的其他词语应以类似的方式解释。诸如“在……之下”、“下方”、“下部”、“上方”、“上部”、“顶部”、“底部”之类的空间相对术语可以用于描述元件和/或特征与例如图中所示的另一个元件和/或特征的关系。应当理解，除了图中描绘的取向之外，空间相对术语旨在包括使用和/或操作中的装置的不同取向。例如，当图中的装置翻转时，如描述的在其他元件或特征之下和/或下方的元件将取向成在其他元件或特征上方。装置可以以其他方式取向(旋转90度或其他取向)，并且本文中使用的空间相对描述符被相应地解释。半导体封装可以包括诸如半导体芯片或半导体晶片之类的电子装置。半导体芯片或半导体晶片可以通过使用晶片切割工艺将诸如晶圆之类的半导体基板分离成多片来获得。半导体芯片可以对应存储器芯片、逻辑芯片(包括专用集成电路(ASIC)芯片)或片上系统(SoC)。存储器芯片可以包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存电路、NOR型闪存电路、磁随机存取存储器(MRAM)电路、电阻随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路。逻辑芯片可以包括集成在半导体基板上的逻辑电路。半导体封装可以用于诸如移动电话、与生物技术或医疗保健相关的电子系统或者可穿戴电子系统之类的通信系统。以下将参照附图描述本公开的各种实施方式。贯穿说明书，相同的附图标记指示相同的元件。即使没有参照附图提及或描述某一附图标记，但是可能参照另一附图提及或描述该附图标记。另外，即使某一附图中未示出某一附图标记，也可以参照另一附图来提及或描述该附图标记。本公开可以提供包括将热量从高温区域传导到低温区域的热再分布图案的半导体封装。图1是示出根据一个实施方式的半导体封装100的平面图。图2是沿图1中的线A1-A2和A3-A4剖取的合并截面图。参照图1，半导体封装100可以构造成具有包括多个半导体芯片(例如，安装在封装基板110上的第一至第三半导体芯片120、130和140)的MCP形式。第一至第三半导体芯片120、130和140可以具有不同的功能。在这种情况下，半导体封装100可以对应系统级封装(SiP)。封装基板110可以构造成包括用于将半导体芯片120、130和140彼此连接或者用于将半导体芯片120、130和140连接到外部装置的电路互连线。封装基板110可以是印刷电路板(PCB)。第一半导体芯片120可以是诸如应用处理器(AP)之类的片上系统(SoC)。第一半导体芯片120可以是诸如控制器之类的逻辑芯片。第二半导体芯片130可以具有与第一半导体芯片120的功能不同的功能。例如，第二半导体芯片130可以是储存数据的存储器芯片。在一个实施方式中，第二半导体芯片130可以是诸如NAND型存储器芯片之类的非易失性存储器芯片。第三半导体芯片140可以具有与第一半导体芯片120或第二半导体芯片130的功能不同的功能。例如，第三半导体芯片140可以是储存数据的DRAM芯片。在这种情况下，对应第三半导体芯片140的DRAM芯片可以用作缓冲存储器芯片，而第一半导体芯片120(即，应用处理器(AP))操作。参照图1和图2，第二和第三半导体芯片130和140可以在封装基板110上布本文档来自技高网...

【技术保护点】
1.一种半导体封装，该半导体封装包括：布置在封装基板上的第一半导体芯片与第二半导体芯片，并且所述第一半导体芯片和所述第二半导体芯片彼此间隔开；以及热再分布图案，该热再分布图案包括布置在与所述第一半导体芯片相邻的高温区域中的第一端部、布置在与所述第二半导体芯片相邻的低温区域中的第二端部以及将所述第一端部连接到所述第二端部的延伸部。

【技术特征摘要】
2017.11.15 KR 10-2017-01526361.一种半导体封装，该半导体封装包括：布置在封装基板上的第一半导体芯片与第二半导体芯片，并且所述第一半导体芯片和所述第二半导体芯片彼此间隔开；以及热再分布图案，该热再分布图案包括布置在与所述第一半导体芯片相邻的高温区域中的第一端部、布置在与所述第二半导体芯片相邻的低温区域中的第二端部以及将所述第一端部连接到所述第二端部的延伸部。2.根据权利要求1所述的半导体封装，其中，所述热再分布图案的所述第一端部与所述第一半导体芯片间隔开。3.根据权利要求2所述的半导体封装，其中，所述热再分布图案的所述第一端部的侧表面面对所述第一半导体芯片的侧表面。4.根据权利要求1所述的半导体封装，其中，所述热再分布图案的所述第一端部的侧表面与所述第一半导体芯片的侧表面接触。5.根据权利要求1所述的半导体封装，其中，所述热再分布图案的所述第一端部和所述第二端部结合到所述封装基板；并且其中，所述热再分布图案的所述延伸部与所述封装基板间隔开。6.根据权利要求5所述的半导体封装，其中，所述封装基板包括安装图案，所述热再分布图案的所述第一端部和所述第二端部分别结合到所述安装图案；并且其中，每个所述安装图案均包括金属材料。7.根据权利要求6所述的半导体封装，该半导体封装还包括热粘合层，所述热粘合层将所述热再分布图案的所述第一端部和所述第二端部结合到所述安装图案，其中，所述热粘合层包括热传导材料。8.根据权利要求7所述的半导体封装，其中，所述热粘合层包括焊料材料层或粘合材料，在该粘合材料中分散有热传导珠。9.根据权利要求5所述的半导体封装，该半导体封装还包括模制层，所述模制层形成在所述封装基板上以覆盖所述热再分布图案，其中，所述模制层填充所述热再分布图案的所述延伸部与所述封装基板之间的间隙以围绕所述延伸部。10.根据权利要求9所述的半导体封装，其中，所述热再分布图案的导热率高于所述模制层的导热率。11.根据权利要求10所述的半导体封装，其中，所述热再分布图案包括含铜的金属材料。12.根据权利要求11所述的半导体封装，其中，所述模制层使所述热再分布图案的所述延伸部与所述封装基板电绝缘。13.根据权利要求1所述的半导体封装，其中，所述高温区域包括所述第一半导体芯片，并且所述低温区域不包括半导体芯片。14.根据权利要求1所述的半导体封装，其中，所述热再分布图案的所述第一端部的宽度大于所述热再分布图案的所述延伸部的宽度。15.根据权利要求14所述的半导体封装，其中，所述热再分布图案还包括布置在所述第一端部与所述延伸部之间的连结部；并且其中，所述热再分布图案的所述连结部的宽度沿从所述第一端部至所述延伸部的方向减小。16.根据权利要求14所述的半导体封装，其中，所述热再分布图案还包括布置在所述第一端部与所述延伸部之间的连结部；并且其中，所述热再分布图案的所述连结部...

【专利技术属性】
技术研发人员：李大雄，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR