【技术实现步骤摘要】
半导体器件、其制造方法、集成电路及电子设备
本公开内容涉及半导体领域,尤其涉及一种半导体器件、其制造方法、集成电路及电子设备。
技术介绍
在水平型器件中,源极、栅极和漏极沿大致平行于衬底表面的方向布置。这种水平布置的水平型器件不易进一步缩小其所占的面积。而竖直型器件,由于其源极、栅极和漏极沿大致垂直于衬底表面的方向布置,相对于水平型器件,更容易缩小面积,对增加集成电路的集成度和缩小器件所占面积有显著效果。故对于竖直型器件的各种性能的提升,具有重要的意义。
技术实现思路
本公开内容的目的至少部分在于,提供一种性能有提升和改进的半导体器件、其制造方法、包括这种半导体器件的集成电路及电子设备。第一方面,本公开内容的实施例提供了如下技术方案:一种半导体器件,包括:衬底;设置于衬底上的有源区,该有源区包括依次叠置在衬底上的第一源/漏层、沟道层和第二源/漏层;绕沟道层的外周形成的栅堆叠,栅堆叠包括栅介质层和栅导体层;绕栅堆叠和有源区外周的中间介质层和第二导电层。根据本公开的其他实施例,栅堆叠与中间介质层之间可以进一步包括第一导电层。第二方面,提供了一种制造半导体器件的方法,包括:在衬底上依次形成第一源/漏层、沟道层和第二源/漏层;在第一源/漏层、沟道层和第二源/漏层中限定该半导体器件的有源区,并绕沟道层的外周形成栅堆叠,栅堆叠包括栅介质层和栅导体层;在有源区和栅堆叠的外周依次形成中间介质层和第二导电层。根据本公开的其他实施例,在形成中间介质层之前,可以进一步包括形成第一导电层。第三方面,提供了一种集成电路,包括第一方面中的半导体器件。第四方面,提供了一种电子设备,包括第一 ...
【技术保护点】
1.一种半导体器件,包括:衬底;设置于衬底上的有源区,该有源区包括依次叠置在衬底上的第一源/漏层、沟道层和第二源/漏层;绕沟道层的外周形成的栅堆叠,栅堆叠包括栅介质层和栅导体层;绕栅堆叠和有源区外周的中间介质层和第二导电层。
【技术特征摘要】
1.一种半导体器件,包括:衬底;设置于衬底上的有源区,该有源区包括依次叠置在衬底上的第一源/漏层、沟道层和第二源/漏层;绕沟道层的外周形成的栅堆叠,栅堆叠包括栅介质层和栅导体层;绕栅堆叠和有源区外周的中间介质层和第二导电层。2.如权利要求1所述的半导体器件,其中,栅堆叠与中间介质层之间进一步包括第一导电层。3.如权利要求1或2所述的半导体器件,其中,中间介质层是负电容介质材料或铁电材料。4.如权利要求1或2所述的半导体器件,其中,第二导电层的尺寸用于确定栅导体层和第二导电层之间的负电容的数值。5.如权利要求2所述的半导体器件,其中,第一导电层环绕有源区和栅堆叠的侧面外周,该第一导电层与栅堆叠的栅电极呈导电连接,该第一导电层与有源区隔离。6.如权利要求5所述的半导体器件,其中,第一导电层与栅堆叠的栅电极形成浮栅。7.如权利要求6所述的半导体器件,其中,第二导电层的尺寸用于确定浮栅中存储电荷数目的最大值。8.如权利要求2所述的半导体器件,其中,中间介质层环绕覆盖该第一导电层,并隔离覆盖有源区的顶部。9.如权利要求1或2所述的半导体器件,其中,第二导电层环绕于中间介质层的侧面外周,该第二导电层的高度或面积根据该半导体器件的正电容来确定。10.如权利要求9所述的半导体器件,其中,该第二导电层的高度或面积根据下述条件确定:Cis=Cn*Cip/(Cn+Cip)<0或-|Cn|*Cip/(-|Cn|+Cip)<0,Cn为栅导体层和第二导电层之间的负电容,Cip为沟道层中反型层和栅堆叠之间的正电容,Cis为Cn与Cip串联之后的电容。11.如权利要求10所述的半导体器件,其中,该半导体器件是逻辑器件;中间介质层是负电容介质材料;该第二导电层的高度或面积还满足下述条件:Cs=Cis*Cc/(Cis+Cc)>=0或-|Cis|*Cc/(-|Cis|+Cc)>=0,Cc为沟道层和沟道层中反型层之间的正电容,Cs为Cis与Cc串联之后的电容。12.如权利要求10所述的半导体器件,其中,该半导体器件是铁电存储器件,中间介质层是铁电材料;该第二导电层的高度或面积还满足下述条件:Cs=Cis*Cc/(Cis+Cc)<0或-|Cis|*Cc/(-|Cis|+Cc)<0,Cc为沟道层和沟道层中反型层之间的正电容,Cs为Cis与Cc串联之后的电容。13.如权利要求1或2所述的半导体器件,其中,该半导体器件是闪存器件。14.如权利要求13所述的半导体器件,该第二导电层的高度或面积根据器件的可靠性、耐用性或数据保存时间(DataRetentionTime)来确定。15.如权利要求1或2所述的半导体器件,其中,第二导电层还包括接触部,该接触部从中间介质层的侧面外周延伸至中间介质层的顶部。16.如权利要求2所述的半导体器件,其中,第一导电层和第二导电层的材料包括:氮化钛或金属。17.如权利要求2所述的半导体器件,其中,第一导电层的材料至少和组成栅堆叠的金属材料之一相同。18.如权利要求1或2所述的半导体器件,其中,沟道层的外周相对于第一、第二源/漏层的外周凸出。19.如权利要求1或2所述的半导体器件,其中,沟道层包括SiGe、Si:C、Ge或III-V族化合物半导体材料。20.如权利要求1或2所述的半导体器件,其中,如果该半导体器件为P型器件,第一和第二源/漏层均为P型掺杂;如果该半导体器件为N型器件,第一和第二源/漏层均为N型掺杂;如果该半导体器件为隧穿场效应晶体管,第一源/漏层与第二源/漏层为相反类型的掺杂。21.如权利要求1或2所述的半导体器件,还包括:外延层,位于第一源/漏层和衬底之间。22.如权利要求1或2所述的半导体器件,还包括:介质层,该介质层包覆有源区的侧面和顶部,隔离有源区和第一导电层,并隔离有源区和中间介质层。23.如权利要求1或2述的半导体器件,还包括介质层,该介质层包覆有源区的侧面和顶部,第一栅堆叠延伸到所述介质层的外侧壁上。24.如权利要求23所述的半导体器件,还包括:...
【专利技术属性】
技术研发人员:朱慧珑,黄伟兴,贾昆鹏,
申请(专利权)人:中国科学院微电子研究所,
类型:发明
国别省市:北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。