半导体光电器件衬底减薄方法技术

技术编号:21128945 阅读:26 留言:0更新日期:2019-05-18 00:46
本发明专利技术提供一种衬底减薄方法,包括:将衬底(302)置于摆放平台(303)上的衬底模拟图形(305)中;将固定有单面膜的支撑框架(301)与摆放平台(303)嵌套重合,使得衬底(302)粘贴在单面膜上,其中,单面膜的粘性面与衬底(302)的外延层面接触;将粘贴有衬底(302)的支撑框架(301)固定在切削机床的微孔吸盘上;利用切削机床沿衬底(302)的解理边晶向对衬底进行切削,以减薄衬底(302)。该方法具有操作简单、耗材较少、污染少及处理方便等优点,提高器件产品性能和良率,能够同时对多片衬底进行加工,适用于各种异形衬底,加工效率大幅提升,加工的衬底表面具有最小的表面损伤和理想的表面粗糙度,保证器件的性能和芯片成品率。

Substrate thinning of semiconductor optoelectronic devices

The invention provides a substrate thinning method, which comprises: placing a substrate (302) on the substrate simulation pattern (305) on the placing platform (303); nesting the supporting frame (301) fixed with a single mask to the placing platform (303), so that the substrate (302) is pasted on the single face film, wherein the sticky surface of the single mask contacts with the epitaxial layer of the substrate (302); and the supporting frame with the substrate (302) is 30 (30). 1) Fixed on the microporous sucker of the cutting machine tool; the cutting machine tool is used to cut the substrate along the cleavage edge grain direction of the substrate (302) in order to thin the substrate (302). This method has the advantages of simple operation, less consumables, less pollution and convenient treatment. It can improve the performance and yield of device products. It can process multiple substrates at the same time. It can be applied to all kinds of abnormal substrates. The processing efficiency is greatly improved. The surface of processed substrates has the smallest surface damage and ideal surface roughness, so as to ensure the performance of device and the yield of chip.

【技术实现步骤摘要】
半导体光电器件衬底减薄方法
本专利技术涉及半导体光电器件制造
,尤其涉及一种半导体光电器件衬底减薄方法。
技术介绍
半导体光电器件在激光测距、激光雷达、空间激光通信等民用及国防安全领域具有重要的应用。半导体光电器件芯片制备过程中,芯片减薄工艺非常关键,减薄后样品的表面状态、厚度均匀性、完整性直接决定器件的性能、芯片质量及产品良率。制备半导体光电器件的衬底通常为GaAs、InP、GaSb、GaN等晶体圆片,机械强度较低,而目前半导体光电器件衬底的减薄通常采用垂直加压化学机械磨抛的方式,采用熔化后的固体蜡将外延片粘附在工件表面,再放到磨抛设备上进行芯片减薄。采用表面加压的磨抛减薄工艺时,磨抛料、样品、抛光垫之间状态无法精确控制,加工过程中易发生产生表面划痕或碎裂,极大的影响半导体光电器件的器件性能和产品良率;此外,磨抛减薄工艺所用耗材较多,包含固体蜡、玻璃片、减薄片托等,且操作工序较为复杂,使得加工效率相对较低。
技术实现思路
(一)要解决的技术问题针对于现有的技术问题,本专利技术提出一种半导体光电器件衬底减薄方法,用于至少部分解决传统磨抛工艺中技术工艺繁琐、厚度均匀性差、机械损伤严重导致裂片率高、器件性能变差等技术问题。(二)技术方案本专利技术提出一种半导体光电器件衬底减薄方法,包括:S1,将衬底302置于摆放平台303上的衬底模拟图形305中;S2,将固定有单面膜的支撑框架301与摆放平台303嵌套重合,使得衬底302粘贴在单面膜上,其中,单面膜的粘性面与衬底的外延层面接触;S3,将粘贴有衬底302的支撑框架301固定在切削机床的微孔吸盘上;S4,利用切削机床沿衬底302的解理边晶向对衬底进行切削,以减薄衬底302。可选地,对衬底302进行切削包括第一切削和第二切削;以进给量为15~20mm/min,单次切削深度为10~20μm的切削方式对衬底302进行第一切削;对切削机床及衬底302表面进行清洗;以进给量由10mm/min递减至2mm/min,单次切削深度由5μm递减至0.5μm的切削方式对衬底302进行第一切削。可选地,摆放平台303标有参考晶向202,将衬底302置于摆放平台303的衬底模拟图形305中包括:将衬底302的解理面晶向与参考晶向202对齐。可选地,将固定有单面膜的支撑框架301与摆放平台303嵌套重合包括:采用平整设备304从单面膜的一层向另一侧缓慢施压以排出单面膜与衬底302之间的空气。可选地,切削机床包括刀具101及主轴102,对衬底302进行切削包括:刀具101以主轴102为轴心做旋转切削,主轴102同时沿平行衬底302表面方向移动,支撑框架301随吸盘沿垂直于衬底302表面方向移动。可选地,主轴102的转速为1000~2000rpm。可选地,进给量由10mm/min递减至2mm/min的变化方式为线性或抛物线型。可选地,在操作S4之后还包括:S5,对粘贴有切削后衬底的单面膜加热,取下切削后衬底,并对切削后衬底进行清洗。可选地,对切削后衬底进行清洗包括:将切削后衬底依次置于水浴加热的中三氯甲烷、丙酮、异丙醇溶液中清洗后吹干。可选地,衬底302可为标准晶圆衬底或异形衬底。(三)有益效果本专利技术提出一种半导体光电器件衬底减薄方法,有益效果为:1、通过设有衬底模拟图形的摆放平台、固定有单面膜的支撑框架及平整设备对衬底进行贴片的方式,具有操作简单、耗材较少、污染少及处理方便等优点,提高半导体光电器件产品性能和良率,且摆放平台上的衬底模拟图形可为各种形状,可同时设有多个衬底模拟图形,能够同时对多片衬底进行加工,适用于各种异形衬底,加工效率有大幅的提升。2、采用近亚微米级精度的切削方式沿衬底的解理边晶向对衬底进行切削,使加工的衬底表面具有最小的表面损伤和理想的表面粗糙度,保证了半导体光电器件的性能和芯片的成品率。附图说明图1是本专利技术实施例超精密晶向飞切结构及工作原理示意图。图2是本专利技术实施例半导体光电器件衬底减薄方法的流程图。图3是本专利技术实施例超精密晶向飞切的贴片方法示意图。图4是本专利技术实施例减薄后衬底表面白光干涉仪测试结果。【附图标记】101-刀具102-主轴201-刀具切削轨迹202-参考晶向301-固定单面膜的支撑框架302-衬底303-摆放平台304-平整设备305-衬底模拟图形具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本专利技术进一步详细说明。超精密金刚石车床加工具有加工精度高、表面损伤小、生产效率高、重复性好等特点,广泛应用在金属、光学元件超精密机械加工领域,所加工产品在军事和商业所起到的作用巨大;但是在半导体光电器件领域,尤其是半导体光电器件衬底超精密机械加工方面的应用鲜有报道,利用超精密加工的优势提高半导体光电器件的良品率和器件性能具有较广阔的应用前景。因此,本专利技术基于超精密机械加工,提出一种半导体光电器件衬底减薄方法,该方法通过超精密晶向飞切技术结合与之配套的一种贴片方法,将半导体光电器件衬底减薄至预设目标厚度。超精密晶向飞切技术是通过超精密金刚石车床将大功率半导体光电器件衬底(GaAs、InP、GaSb、GaN等)通过粗切削、精切削两步工艺和阶梯化加工手段减薄至预设的目标厚度。超精密晶向飞切结构及工作原理如图1所示,其采用天然金刚石刀尖和超高的加工精度控制(包括主轴转速、单次切削量、刀具进给量),使加工表面具有最小的表面损伤和理想的表面粗糙度。此外,超精密晶向飞切技术不同于单点切削,可以同时对多片衬底进行加工,且适用于各种异形衬底。与之配套的贴片方法是基于晶向对准的贴片方法,该方法模拟刀具切削轨迹并使其与衬底晶向对准,保证实际加工中沿晶向切削,以获得精度更高的加工表面;采用微孔吸盘附以单面膜通过真空吸附的方式固定待加工的衬底样品,整个贴片过程无需加热和与有机物接触,避免了有机蜡加热粘片工艺蜡层厚度不均导致的减薄厚度偏差,蜡熔化和凝固过程衬底应力积累及可能引入污染的问题。在对衬底进行减薄过程中,首先采用基于晶向对准的贴片方法固定衬底,然后采用超精密晶向飞切技术对衬底进行切削。该方法可以对多种类型的衬底进行减薄,例如半导体光电器件的衬底GaAs、InP、GaSb、GaN等,衬底的形状可为各种类型,如标准晶圆衬底或异形衬底等。本实施例采用的是对GaAs衬底进行减薄,选取的衬底302为6片3英寸待减薄大功率半导体激光器用GaAs衬底样品,厚度涵盖250~650μm,偏角2~15°,下面具体介绍。图2示意性示出了本专利技术实施例半导体光电器件衬底减薄方法的流程图。如图2所示,该方法包括:S1,将衬底302置于摆放平台303上的衬底模拟图形305中。摆放平台303上的衬底模拟图形305至少为一个,且摆放平台303表面标定有模拟刀具切削轨迹201和参考晶向202,如图1所示,切削轨迹为圆周运动轨迹。本实施例中衬底模拟图形305设计为6个,可同时对六片衬底302进行减薄,将6片GaAs衬底分别置于6个衬底模拟图形305中,使得参考晶向202与GaAs衬底解理边晶向[011]对齐,保证GaAs衬底和摆放平台303上衬底模拟图形305相互重合,如图3所示。S2,将固定有单面膜的支撑框架301与摆放平台303嵌套重合,使得衬底302粘贴在单面膜上本文档来自技高网...

【技术保护点】
1.一种衬底减薄方法,其特征在于,包括:S1,将衬底(302)置于摆放平台(303)上的衬底模拟图形(305)中;S2,将固定有单面膜的支撑框架(301)与所述摆放平台(303)嵌套重合,使得所述衬底(302)粘贴在所述单面膜上,其中,所述单面膜的粘性面与所述衬底(302)的外延层面接触;S3,将粘贴有衬底(302)的支撑框架(301)固定在切削机床的微孔吸盘上;S4,利用所述切削机床沿所述衬底(302)的解理边晶向对所述衬底(302)进行切削,以减薄所述衬底(302)。

【技术特征摘要】
1.一种衬底减薄方法,其特征在于,包括:S1,将衬底(302)置于摆放平台(303)上的衬底模拟图形(305)中;S2,将固定有单面膜的支撑框架(301)与所述摆放平台(303)嵌套重合,使得所述衬底(302)粘贴在所述单面膜上,其中,所述单面膜的粘性面与所述衬底(302)的外延层面接触;S3,将粘贴有衬底(302)的支撑框架(301)固定在切削机床的微孔吸盘上;S4,利用所述切削机床沿所述衬底(302)的解理边晶向对所述衬底(302)进行切削,以减薄所述衬底(302)。2.根据权利要求1所述的衬底减薄方法,其特征在于,对所述衬底(302)进行切削包括第一切削和第二切削;以进给量为15~20mm/min,单次切削深度为10~20μm的切削方式对所述衬底(302)进行第一切削;对所述切削机床及衬底(302)表面进行清洗;以进给量由10mm/min递减至2mm/min,单次切削深度由5μm递减至0.5μm的切削方式对所述衬底(302)进行第二切削。3.根据权利要求1所述的衬底减薄方法,其特征在于,所述摆放平台(303)标有参考晶向(202),将衬底(302)置于摆放平台(303)的衬底模拟图形(305)中包括:将所述衬底(302)的解理面晶向与所述参考晶向(202)对齐。4.根据权利要求1所述的衬底减薄方法,其特征在于...

【专利技术属性】
技术研发人员:李伟刘素平马骁宇
申请(专利权)人:中国科学院半导体研究所
类型:发明
国别省市:北京,11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1