半导体装置制造方法及图纸

技术编号:21118877 阅读:53 留言:0更新日期:2019-05-16 09:58
本发明专利技术提供一种能够提高边缘终端区的雪崩耐量的半导体装置。在边缘终端区(2)中,在有源区(1)与栅极流道部(4)之间的载流子抽出区(5),在p型阱区(51)的表面区域设置p

Semiconductor Device

【技术实现步骤摘要】
半导体装置
本专利技术涉及半导体装置。
技术介绍
以往,公知具备MOS栅极(由金属-氧化膜-半导体的三层结构构成的绝缘栅极)的MOS型半导体装置具有有源区、以及包围有源区的周围的边缘终端区。在MOS型半导体装置中,在边缘终端区的与有源区的边界附近,设置用于将在MOS型半导体装置关断时在边缘终端区产生的作为少数载流子的空穴向正面电极抽出的接触(电接触部)(例如,参照下述专利文献1~4)。在下述专利文献1~4中,由接触区和金属电极形成包围有源区的周围的一个接触部。对于以往的半导体装置的结构,以沟槽栅型IGBT(InsulatedGateBipolarTransistor:绝缘栅型双极晶体管)为例进行说明。图10是表示以往的半导体装置的结构的截面图。图11是放大图10的载流子抽出区而示出的截面图。图12是示出从半导体基板(半导体芯片)的正面侧观察图10的一部分而得到的布局的俯视图。图10中示出图12的切割线AA-AA'处的截面结构。图10中将有源区101的MOS栅极120以及载流子抽出区105简化而示出。图11中示出有源区101的MOS栅极120的接触部127以及载流子抽出区105的接触部150的截面结构。图12中示出呈大致矩形(未图示)地包围有源区101的周围的边缘终端区102的一部分。另外,图12中示出在栅极流道部104以及载流子抽出区105的层间绝缘膜121(阴影部分)、栅极流道部104的栅极流道142(纵虚线间的部分)、以及载流子抽出区105的接触部150的布局,图示省略有源区101以及耐压结构部103的各部分。图10~图12所示的以往的半导体装置是在半导体基板110具有有源区101以及边缘终端区102的纵向型IGBT。在半导体基板110的正面侧,在有源区101设置沟槽栅结构的MOS栅极120,在边缘终端区102设置由场限环(FLR:FieldLimitingRing)131和/或场板132等构成的耐压结构130。以下,将边缘终端区102的配置有耐压结构130的部分设为耐压结构部103。在有源区101与耐压结构部103之间,在半导体基板110的正面上,隔着绝缘层141而设置栅极流道142。栅极流道142呈大致矩形(未图示)地包围有源区101的周围。栅极流道142在接触孔143与栅极电位的栅极金属布线144电连接。另外,栅极流道142与全部的MOS栅极120的栅电极117电连接。以下,将边缘终端区102的配置有栅极流道142的部分设为栅极流道部104。以从耐压结构部103与栅极流道部104的边界遍及到有源区101与边缘终端区102的边界的方式,在半导体基板110的正面的表面层设置p型阱区151。p型阱区151与n-型漂移区域111的pn结是使IGBT关断时的电压从有源区101向边缘终端区102传递的主接合部152。在p型阱区151的表面区域(半导体基板110的正面的表面层),以遍及有源区101与栅极流道部104之间的几乎整个面的方式,设置p+型接触区153。p+型接触区153呈大致矩形(未图示)地包围有源区101的周围。该p+型接触区153的几乎整个面在设置于层间绝缘膜121的一个接触孔154露出。而且,在该接触孔154埋入从有源区101延伸的发射电极122。发射电极122在接触孔154的内部与p+型接触区153相接,经由p+型接触区153与p型阱区151电连接。发射电极122是以铝为主成分的例如铝硅(Al-Si)电极。符号112、113分别是MOS栅极120的p型基区以及p+型接触区。符号108、109、128分别是n型场截止区、p+型集电区以及集电极。即,在有源区101与栅极流道部104之间,设置露出p+型接触区153的几乎整个面的一个接触孔154。在该接触孔154形成p+型接触区153与发射电极122的一个接触部(电接触部)150。接触部150呈大致矩形(未图示)地包围有源区101的周围。接触部150具有将在IGBT关断时在边缘终端区102产生的作为少数载流子的空穴向发射电极122抽出的功能。以下,将边缘终端区102的配置有接触部150的部分设为载流子抽出区105。通过设置该接触部150,且通过将在开关时滞留在边缘终端区102的载流子抽出,从而防止破坏。另外,作为对动作时的少数载流子的行动进行了控制的IGBT,提出了具备杂质浓度比n-型漂移区域高的n型载流子积累区的装置(例如,参照下述专利文献5~7)。图19是表示以往的半导体装置的另一个结构的截面图。图19是下述专利文献5的图1。图19所示的以往的半导体装置是将设置了IGBT的IGBT元件区域201、设置了二极管的二极管元件区域202、IGBT元件区域201与二极管元件区域202之间的边界区域203内置于同一个半导体基板210而成的反向导通型IGBT(RC-IGBT:ReverseConductingIGBT)。在边界区域203设置与IGBT的p型基区211以及二极管的p型区域212'相接的p型阱区213。二极管的p型区域212'经由p+型阳极区212而固定在阳极电位。边界区域203的p型阱区213到达与IGBT的p型基区211以及二极管的p型区域212'相比距离半导体基板210的发射极侧的主面向集电极侧更深的位置,将IGBT元件区域201和二极管元件区域202分开。在IGBT的p型基区211的内部以及边界区域203的p型阱区213的内部,分别设置浮置电位的第一n型载流子积累区221、第二n型载流子积累区222。第一n型载流子积累区221在IGBT的p型基区211的发射极侧的部分211a与集电极侧的部分211b之间,以与这两部分211a、211b接触的方式设置。第二n型载流子积累区222设置在边界区域203的p型阱区213的内部的预定深度,将该p型阱区213沿与半导体基板210的主面平行的方向贯通。第二n型载流子积累区222的一个端部向IGBT元件区域201侧延伸直到与IGBT元件区域201的第一n型载流子积累区221相接。第二n型载流子积累区222的另一个端部到达二极管的p型区域212'的内部。符号204是边缘终端区。在图19所示的以往的RC-IGBT中,在IGBT动作时,通过第一n型载流子积累区221,使n-型漂移区域214的与p型基区211的边界附近的空穴密度变高。并且,通过第二n型载流子积累区222,从IGBT元件区域201的n-型漂移区域214向二极管元件区域202侧的空穴的移动受到抑制。由此,IGBT的导通电压减小。另外,在二极管动作时,通过第二n型载流子积累区222,在边界区域203的n-型漂移区域214积累空穴受到抑制。因此,在二极管反向恢复时反向恢复电流变小,二极管的反向恢复时的元件损坏受到抑制。在下述专利文献6中,在有源区的IGBT的p型基区的内部和边缘终端区的p型降低表面电场层的内部分别设置n型载流子积累区。这些n型载流子积累区分别在p型基区的内部以及p型降低表面电场层的内部的预定深度沿与半导体基板的主面平行的方向延伸且相互接触。通过IGBT的p型基区的内部的n型载流子积累区,使p型基区内的空穴浓度上升,IGBT的导通电压减小。通过p型降低表面电场层的内部的n型载流子积累区,在产生雪崩时,n-型漂移区域与p型本文档来自技高网...

【技术保护点】
1.一种半导体装置,其特征在于,具备:有源区,其设置于第一导电型的半导体基板,并有主电流流通;终端区,其包围所述有源区的周围;第二导电型的第一半导体区,其在所述有源区设置于所述半导体基板的第一主面侧的表面层;第一导电型的第二半导体区,其选择性地设置于所述第一半导体区的内部;第二导电型的第三半导体区,其选择性地设置于所述第一半导体区的内部,且杂质浓度比所述第一半导体区的杂质浓度高;第二导电型的第四半导体区,其在所述终端区选择性地设置于所述半导体基板的第一主面侧的表面层;第一导电型的第五半导体区,其是所述半导体基板的除所述第一半导体区以及所述第四半导体区以外的区域;栅极绝缘膜,其以与所述第一半导体区的、所述第五半导体区和所述第二半导体区之间的区域接触的方式设置;栅电极,其隔着所述栅极绝缘膜而设置于所述第一半导体区的相反侧;层间绝缘膜,其设置在所述半导体基板的第一主面上,且覆盖所述第二半导体区、所述第三半导体区、所述第四半导体区以及所述栅电极;第一接触孔,其在所述层间绝缘膜开口,且使所述第二半导体区以及所述第三半导体区露出;多个第二接触孔,其在所述层间绝缘膜开口,分别使所述第四半导体区选择性地露出;第一金属膜,其沿着所述第二接触孔的内壁设置,且与所述半导体基板的密合性高,并且与所述半导体基板进行欧姆接触;第二金属膜,其在所述第二接触孔的内部埋入到所述第一金属膜上;第一电极,其设置在所述层间绝缘膜上,且在所述第一接触孔经由所述第二半导体区以及所述第三半导体区而与所述第一半导体区电连接,并且在所述第二接触孔经由所述第二金属膜以及所述第一金属膜而与所述第四半导体区电连接;以及第二电极,其设置在所述半导体基板的第二主面。...

【技术特征摘要】
2017.11.08 JP 2017-215990;2018.07.19 JP 2018-135621.一种半导体装置,其特征在于,具备:有源区,其设置于第一导电型的半导体基板,并有主电流流通;终端区,其包围所述有源区的周围;第二导电型的第一半导体区,其在所述有源区设置于所述半导体基板的第一主面侧的表面层;第一导电型的第二半导体区,其选择性地设置于所述第一半导体区的内部;第二导电型的第三半导体区,其选择性地设置于所述第一半导体区的内部,且杂质浓度比所述第一半导体区的杂质浓度高;第二导电型的第四半导体区,其在所述终端区选择性地设置于所述半导体基板的第一主面侧的表面层;第一导电型的第五半导体区,其是所述半导体基板的除所述第一半导体区以及所述第四半导体区以外的区域;栅极绝缘膜,其以与所述第一半导体区的、所述第五半导体区和所述第二半导体区之间的区域接触的方式设置;栅电极,其隔着所述栅极绝缘膜而设置于所述第一半导体区的相反侧;层间绝缘膜,其设置在所述半导体基板的第一主面上,且覆盖所述第二半导体区、所述第三半导体区、所述第四半导体区以及所述栅电极;第一接触孔,其在所述层间绝缘膜开口,且使所述第二半导体区以及所述第三半导体区露出;多个第二接触孔,其在所述层间绝缘膜开口,分别使所述第四半导体区选择性地露出;第一金属膜,其沿着所述第二接触孔的内壁设置,且与所述半导体基板的密合性高,并且与所述半导体基板进行欧姆接触;第二金属膜,其在所述第二接触孔的内部埋入到所述第一金属膜上;第一电极,其设置在所述层间绝缘膜上,且在所述第一接触孔经由所述第二半导体区以及所述第三半导体区而与所述第一半导体区电连接,并且在所述第二接触孔经由所述第二金属膜以及所述第一金属膜而与所述第四半导体区电连接;以及第二电极,其设置在所述半导体基板的第二主面。2.根据权利要求1所述的半导体装置,其特征在于,还具备:第二导电型的第六半导体区,其选择性地设置于所述第四半导体区的内部,且杂质浓度比所述第三半导体区的杂质浓度高,所述第一电极在所述第二接触孔经由所述第二金属膜、所述第一金属膜以及所述第六半导体区而与所述第四半导体区电连接。3.根据权利要求1或2所述的半导体装置,其特征在于,还具备:第二导电型的第七半导体区,其选择性地设置于所述第三半导体区的内部,且杂质浓度比所述第三半导体区的杂质浓度高,所述第一电极在所述第一接触孔经由所述第七半导体区以及所述第三半导体区而与所述第一半导体区电连接。4.根据权利要求1~3中任一项所述的半导体装置,其特征在于,所述第四半导体区沿着所述有源区的外周而包围所述有源区的周围,多个所述第二接触孔配置成沿着所述有源区的外周而延伸的条纹状的布局,并包围所述有源区的周围。5.根据权利要求1~4中任一项所述的半导体装置,其特征在于,所述第二接触孔的宽度是0.3μm以上且1.0μm以下。6.根据权利要求1~5中任一项所述的半导体装置,其特...

【专利技术属性】
技术研发人员:白川彻加藤由晴
申请(专利权)人:富士电机株式会社
类型:发明
国别省市:日本,JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1