一种半导体器件及其制作方法技术

本发明专利技术提供一种半导体器件及其制作方法，所述方法包括：提供半导体衬底，在所述半导体衬底上由下至上依次形成垫氧化物层、牺牲多晶硅层以及至少一层硬掩膜叠层结构；蚀刻所述硬掩膜叠层结构和所述牺牲多晶硅层至露出所述垫氧化物层，以形成若干沟槽；执行氧化工艺，以在露出的所述牺牲多晶硅层的侧壁上形成氧化硅层；蚀刻露出的所述垫氧化物层和部分所述半导体衬底以形成若干浅沟槽，在所述浅沟槽中填充隔离材料，以形成若干浅沟槽隔离结构；去除所述至少一层硬掩膜叠层结构，以露出所述牺牲多晶硅层；去除所述牺牲多晶硅层；去除露出的所述氧化硅层以及所述垫氧化物层，以露出所述半导体衬底；在所述半导体衬底上依次形成隧穿氧化层和浮置栅极。

【技术实现步骤摘要】
一种半导体器件及其制作方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制作方法。
技术介绍
存储器用于存储大量数字信息，最近的调查显示，在世界范围内，存储器芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器。随机存储器，例如DRAM与SRAM(静态随机存储器)在使用过程中存在掉电后存储数据丢失的问题。为了克服这个问题，人们已经设计并开发了多种非易失性存储器。最近，基于浮置栅极概念的闪存，由于其具有小的单元尺寸和良好的工作性能已成为最通用的非易失性存储器。闪存存储器即FLASH，其成为非易失性半导体存储技术的主流，在各种各样的FLASH器件中，嵌入式闪存是片上系统(SOC)的一种，在一片集成电路内同时集成逻辑电路模块和闪存电路模块，在智能卡、微控制器等产品中有广泛的用途。在嵌入逻辑电路的闪存存储器技术逐渐成熟、存储速度不断加快、成本逐渐下降的发展过程中，人们开始对其制作方法提出了新的要求。嵌入式闪存存储器面临着平衡闪存电路模块和逻辑电路模块不同要求的挑战。由于隧穿氧化层负载效应，即隧穿氧化层中间部分的厚度大于有源区(AA)顶部边角部分的厚度，在进行数据保持(Dataretention)可靠性测试过程中形成了泄漏通道或薄弱点。造成隧穿氧化层负载效应是由于离子注入过程对隧穿氧化层造成了回刻蚀或损伤。此外，在形成浅沟槽隔离结构和浮置栅极时要求没有空洞的形成，而关键尺寸和填充的纵横比决定浅沟槽隔离结构氧化物和浮置栅极中空洞(void)的形成。较大的有源区(AA)的关键尺寸(CD)将引起浅沟槽隔离结构沉积时空洞的形成。通常采用自对准方法形成浮置栅极代替在有源区上形成氮化硅层，较小的有源区(AA)的关键尺寸(CD)将引起浮置栅极填充时空洞的形成。因此，需要一种新的制作嵌入式闪存存储器的方法，以解决现有技术中的问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术提供一种半导体器件的制作方法，包括：提供半导体衬底，在所述半导体衬底上由下至上依次形成垫氧化物层、牺牲多晶硅层以及至少一层硬掩膜叠层结构；蚀刻所述硬掩膜叠层结构和所述牺牲多晶硅层至露出所述垫氧化物层，以形成若干沟槽；执行氧化工艺，以在露出的所述牺牲多晶硅层的侧壁上形成氧化硅层；蚀刻露出的所述垫氧化物层和部分所述半导体衬底以形成若干浅沟槽，在所述浅沟槽中填充隔离材料，以形成若干浅沟槽隔离结构；去除所述至少一层硬掩膜叠层结构，以露出所述牺牲多晶硅层；去除所述牺牲多晶硅层；去除露出的所述氧化硅层以及所述垫氧化物层，以露出所述半导体衬底；在所述半导体衬底上依次形成隧穿氧化层和浮置栅极。进一步，所述硬掩膜叠层结构包括依次层叠的氧化物层和氮化物层，去除所述至少一层硬掩膜叠层结构的步骤包括先去除氮化物层露出所述氧化物层，接着采用湿法刻蚀去除所述氧化物层。进一步，在采用湿法刻蚀去除所述氧化物层的同时对露出的所述浅沟槽隔离结构进行回刻蚀，以减小露出的所述浅沟槽隔离结构的宽度。进一步，在所述浅沟槽中填充隔离材料之前还包括在所述浅沟槽中形成衬垫层的步骤。进一步，在去除所述牺牲多晶硅层之后并且去除所述氧化硅层和所述垫氧化物层之前还包括执行一次或多次离子注入的步骤。进一步，所述浮置栅极的厚度范围为400埃至1000埃。进一步，去除所述牺牲多晶硅层后，露出的所述浅沟槽隔离结构的形状为阶梯形。进一步，所述浮置栅极的底部的关键尺寸小于顶部的关键尺寸。进一步，所述浮置栅极的形状为碗状。进一步，所述隧穿氧化层与所述浅沟槽隔离结构相接处的厚度大于中间部分的厚度。本专利技术还提供了一种半导体器件，其包括：半导体衬底，在所述半导体衬底中形成的若干浅沟槽隔离结构，以及在所述半导体衬底上形成的隧穿氧化层和浮置栅极；其中所述浅沟槽隔离结构的顶表面与所述浮置栅极的顶表面平齐。进一步，所述浅沟槽隔离结构高出所述半导体衬底表面的部分为阶梯形。进一步，所述浮置栅极的形状为碗状。进一步，所述浮置栅极的底部的关键尺寸小于顶部的关键尺寸。进一步，所述浮置栅极的厚度范围为400埃至1000埃。进一步，所述隧穿氧化层与所述浅沟槽隔离结构相接处的厚度大于中间部分的厚度。根据本专利技术的制造方法，通过先在半导体衬底上由下至上依次形成垫氧化物层、牺牲多晶硅层和至少一层硬掩膜叠层结构，然后蚀刻所述牺牲多晶硅层形成沟槽并执行氧化工艺，以在露出的所述牺牲多晶硅层的侧壁上形成氧化硅层，接下来依次去除所述牺牲多晶硅层以及露出的所述氧化硅层以及所述垫氧化物层以为隧穿氧化层和浮置栅极的沉积提供良好的工艺窗口，避免了隧穿氧化层的负载效应以及浮置栅极中空洞的形成，并通过去除所述至少一层硬掩膜叠层结构控制形成的浮置栅极的形貌，满足了器件对于耦合比的高要求，提高了器件的数据保持可靠性，进而提高了半导体器件的整体性能。附图说明通过结合附图对本专利技术实施例进行更详细的描述，本专利技术的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本专利技术实施例的进一步理解，并且构成说明书的一部分，与本专利技术实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中，相同的参考标号通常代表相同部件或步骤。附图中：图1是根据本专利技术示例性实施例的一种半导体器件的制作方法的示意性流程图。图2A-2N是根据本专利技术示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：提供半导体衬底，在所述半导体衬底上由下至上依次形成垫氧化物层、牺牲多晶硅层以及至少一层硬掩膜叠层结构；蚀刻所述硬掩膜叠层结构和所述牺牲多晶硅层至露出所述垫氧化物层，以形成若干沟槽；执行氧化工艺，以在露出的所述牺牲多晶硅层的侧壁上形成氧化硅层；蚀刻露出的所述垫氧化物层和部分所述半导体衬底以形成若干浅沟槽，在所述浅沟槽中填充隔离材料，以形成若干浅沟槽隔离结构；去除所述至少一层硬掩膜叠层结构，以露出所述牺牲多晶硅层；去除所述牺牲多晶硅层；去除露出的所述氧化硅层以及所述垫氧化物层，以露出所述半导体衬底；在所述半导体衬底上依次形成隧穿氧化层和浮置栅极。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：提供半导体衬底，在所述半导体衬底上由下至上依次形成垫氧化物层、牺牲多晶硅层以及至少一层硬掩膜叠层结构；蚀刻所述硬掩膜叠层结构和所述牺牲多晶硅层至露出所述垫氧化物层，以形成若干沟槽；执行氧化工艺，以在露出的所述牺牲多晶硅层的侧壁上形成氧化硅层；蚀刻露出的所述垫氧化物层和部分所述半导体衬底以形成若干浅沟槽，在所述浅沟槽中填充隔离材料，以形成若干浅沟槽隔离结构；去除所述至少一层硬掩膜叠层结构，以露出所述牺牲多晶硅层；去除所述牺牲多晶硅层；去除露出的所述氧化硅层以及所述垫氧化物层，以露出所述半导体衬底；在所述半导体衬底上依次形成隧穿氧化层和浮置栅极。2.根据权利要求1所述的制作方法，其特征在于，所述硬掩膜叠层结构包括依次层叠的氧化物层和氮化物层，去除所述至少一层硬掩膜叠层结构的步骤包括先去除氮化物层露出所述氧化物层，接着采用湿法刻蚀去除所述氧化物层。3.根据权利要求2所述的制作方法，其特征在于，在采用湿法刻蚀去除所述氧化物层的同时对露出的所述浅沟槽隔离结构进行回刻蚀，以减小露出的所述浅沟槽隔离结构的宽度。4.根据权利要求1所述的制作方法，其特征在于，在所述浅沟槽中填充隔离材料之前还包括在所述浅沟槽中形成衬垫层的步骤。5.根据权利要求1所述的制作方法，其特征在于，在去除所述牺牲多晶硅层之后并且去除所述氧化硅层和所述垫氧化物层之前还包括执行一次或...

【专利技术属性】
技术研发人员：任惠，王新鹏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31