半导体芯片及其制造方法技术

本发明专利技术公开了一半导体芯片及其制造方法，其中所述半导体芯片包括依次层叠的一衬底、一N型半导体层、一有源区、一P型半导体层、一透明导电层、一绝缘层以及一N型电极和一P型电极，其中所述N型电极的一列N型电极连接针在穿过所述绝缘层后被电连接于所述N型半导体层，所述P型电极的一列P型电极连接针在穿过所述绝缘层后被电连接于所述透明导电层，并且一列所述P型电极连接针与所述透明导电层的一列导通位置之间的连线为曲线，通过这样的方式，当电流自所述N型电极和所述P型电极被注入时能够被均匀地扩展。

Semiconductor Chip and Its Manufacturing Method

【技术实现步骤摘要】
半导体芯片及其制造方法
本专利技术涉及半导体领域，特别涉及一半导体芯片及其制造方法。
技术介绍
发光二极管(LightEmittingDiode，LED)的半导体芯片的发光原理是利用N型半导体层和P型半导体层间移动的能量差以光的形式释放能量而发光的，因此，发光二极管被称为冷光源。此外，发光二极管具有耐久性高、寿命长、轻巧、耗电量低等优点，因此，现今的照明市场对于发光二极管给予厚望，将其视为新一代的照明工具。然而，现在的半导体芯片仍然存在着发光效率低的问题，因此，如何提高半导体芯片的发光效率成为了业界最大的研究课题之一。在半导体芯片中，影响半导体芯片的重要因素是半导体芯片的有效发光面积小于半导体芯片的实际面积，而半导体芯片的有效发光面积不仅受到电极、电极扩展条和MESA等芯片工艺的影响，而且还会受到电流扩展效果的影响。例如，在图1示出的现有的半导体芯片中，半导体芯片包括一个衬底1P、生长于该衬底1P的一个外延结构2P、生长于该外延结构2P的一个电流阻挡层3P、生长于该外延结构2P和该电流阻挡层3P的一个透明导电层4P、生长于该透明导电层4P的一个P型电极5P、生长于该外延结构2P的一个N型电极6P以及生长于该透明导电层4P的一个绝缘保护层7P。因为该外延结构2P的P型半导体层(例如但不限于P-GaN)的电导率较差，为了改善P型半导体层的电流扩展效果，通常需要在P型半导体层之上生长该透明导电层4P(例如ITO膜层、ZnO膜层)，其既能够起到透明和电流扩展的作用，也能够起到与P型半导体层形成欧姆接触的作用。但是，图1示出的半导体芯片仍然存在着较大的缺陷。具体地说，由于该透明导电层4P的电导率有限，在接近半导体芯片的边缘的位置，电流不易被扩展，进而导致半导体芯片的发光不均匀，出现在半导体芯片的中部的亮度偏亮和在半导体芯片的边缘的亮度偏暗的不良影响。
技术实现思路
本专利技术的一个目的在于提供一半导体芯片及其制造方法，其中自所述半导体芯片的N型电极和P型电极被注入的电流能够被均匀地扩展，以使所述半导体芯片的中部和边缘均匀地发光，从而有利于提高所述半导体芯片的发光面积和发光效率。本专利技术的一个目的在于提供一半导体芯片及其制造方法，其中所述半导体芯片的电流扩展死角的问题能够被有效地改善，从而有利于增大所述半导体芯片的发光面积。本专利技术的一个目的在于提供一半导体芯片及其制造方法，其中所述P型电极与所述半导体芯片的透明导电层的一列导通位置之间的连线呈弯曲状态，通过这样的方式，自所述P型电极注入的电流能够被均匀地扩展至所述半导体芯片的中部和边缘，以使所述半导体芯片的中部和边缘能够均匀地发光。本专利技术的一个目的在于提供一半导体芯片及其制造方法，其中所述P型电极与所述透明导电层具有多个导通位置，且所述P型电极与所述透明导电层的多个导通位置的面积渐变变化，相应地，所述N型电极与所述半导体芯片的外延单元N型半导体层具有多个导通位置，且所述N型电极与所述外延单元的所述N型半导体层的多个导通位置的面积渐变变化，通过这样的方式，自所述P型电极和所述N型电极注入的电流能够被均匀地扩展至所述半导体芯片的中部和边缘。本专利技术的一个目的在于提供一半导体芯片及其制造方法，其中所述P型电极提供一P型电极焊盘和至少一延伸触角，所述P型电极焊盘和所述延伸触角相邻且均被电连接于所述外延单元的P型半导体层，通过这样的方式，在电流自所述P型电极被注入所述P型半导体层时能够避免电流拥挤的不良现象，以有利于保证电流被均匀地扩展。依本专利技术的一个方面，本专利技术提供一半导体芯片，其包括一衬底、层叠于所述衬底的一N型半导体层、层叠于所述N型半导体层的一有源区、层叠于所述有源区的一P型半导体层、层叠于所述P型半导体层的一透明导电层、层叠于所述透明导电层的一绝缘层以及分别层叠于所述绝缘层的一N型电极和一P型电极，其中所述N型电极进一步包括一N型电极焊盘、至少一N型电极扩展条以及至少一列N型电极连接针，所述N型电极焊盘在穿过所述绝缘层后被电连接于所述N型半导体层，所述N型电极扩展条自所述N型电极焊盘向所述半导体芯片的第一端部方向延伸，一列所述N型电极连接针分别延伸于所述N型电极扩展条和在穿过所述绝缘层后分别被电连接于所述N型半导体层；其中所述P型电极进一步包括一P型电极焊盘、至少一P型电极扩展条以及至少一列P型电极连接针，所述P型电极焊盘在穿过所述绝缘层后被电连接于所述P型半导体层，所述P型电极扩展条自所述P型电极焊盘向所述半导体芯片的第二端部方向延伸，一列所述P型电极连接针分别延伸于所述P型电极扩展条和在穿过所述绝缘层后分别被电连接于所述透明导电层，其中所述P型电极的一列所述P型电极连接针与所述透明导电层的一列导通位置之间的连线为曲线。根据本专利技术的一个实施例，所述N型电极的一列所述N型电极连接针与所述N型半导体层的一列导通位置之间的连线为直线。根据本专利技术的一个实施例，所述P型电极的一列所述P型电极连接针与所述透明导电层的一列导通位置的导通面积渐变变化，相应地，所述N型电极的一列所述N型电极连接针与所述N型半导体层的一列导通位置的导通面积渐变变化。根据本专利技术的一个实施例，所述P型电极的一列所述P型电极连接针与所述透明导电层的一列导通位置的导通面积自所述P型电极焊盘向所述半导体芯片的第二端部逐渐增加，相应地，所述N型电极的一列所述N型电极连接针与所述N型半导体层的一列导通位置的导通面积自所述N型电极焊盘向所述半导体芯片的所述第一端部逐渐增加。根据本专利技术的一个实施例，所述P型电极的一列所述P型电极连接针与所述透明导电层的一列导通位置中相邻两个导通位置之间的间距渐变变化，相应地，所述N型电极的一列所述N型电极连接针与所述N型半导体层的一列导通位置中相邻两个导通位置之间的间距渐变变化。根据本专利技术的一个实施例，所述P型电极的一列所述P型电极连接针与所述透明导电层的一列导通位置中相邻两个导通位置之间的间距自所述P型电极焊盘向所述半导体芯片的第二端部逐渐变小，相应地，所述N型电极的一列所述N型电极连接针与所述N型半导体层的一列导通位置中相邻两个导通位置之间的间距自所述N型电极焊盘向所述半导体芯片的第一端部逐渐变小。根据本专利技术的一个实施例，所述P型电极的一列所述P型电极连接针的截面面积自所述P型电极焊盘向所述半导体芯片的第二端部逐渐增加，相应地，所述N型电极的一列所述N型电极连接针的截面面积自所述N型电极焊盘向所述半导体芯片的第一端部逐渐增加。根据本专利技术的一个实施例，所述P型电极进一步包括至少一延伸触角，所述延伸触角与所述P型电极焊盘相邻，其中所述延伸触角延伸于所述P型电极焊盘和在穿过所述绝缘层后被电连接于所述透明导电层。根据本专利技术的一个实施例，所述N型电极包括一个所述N型电极焊盘、一个所述N型电极扩展条以及一列所述N型电极连接针，其中所述N型电极焊盘于所述半导体芯片的第二端部重叠地形成于所述绝缘层的一个转角处，所述N型电极扩展条在所述绝缘层的边缘自所述N型电极焊盘向所述半导体芯片的第一端部方向延伸，一列所述N型电极连接针分别在穿过所述绝缘层的边缘后延伸至和被电连接于所述N型半导体层；相应地，所述P型电极包括一个P型电极焊盘、一个所述P型电极扩展条以及一列所述P型电极连接针，其中所述P型电极焊盘于本文档来自技高网...

【技术保护点】
1.一半导体芯片，其特征在于，包括一衬底、层叠于所述衬底的一N型半导体层、层叠于所述N型半导体层的一有源区、层叠于所述有源区的一P型半导体层、层叠于所述P型半导体层的一透明导电层、层叠于所述透明导电层的一绝缘层以及分别层叠于所述绝缘层的一N型电极和一P型电极，其中所述N型电极进一步包括一N型电极焊盘、至少一N型电极扩展条以及至少一列N型电极连接针，所述N型电极焊盘在穿过所述绝缘层后被电连接于所述N型半导体层，所述N型电极扩展条自所述N型电极焊盘向所述半导体芯片的第一端部方向延伸，一列所述N型电极连接针分别延伸于所述N型电极扩展条和在穿过所述绝缘层后分别被电连接于所述N型半导体层；其中所述P型电极进一步包括一P型电极焊盘、至少一P型电极扩展条以及至少一列P型电极连接针，所述P型电极焊盘在穿过所述绝缘层后被电连接于所述P型半导体层，所述P型电极扩展条自所述P型电极焊盘向所述半导体芯片的第二端部方向延伸，一列所述P型电极连接针分别延伸于所述P型电极扩展条和在穿过所述绝缘层后分别被电连接于所述透明导电层，其中所述P型电极的一列所述P型电极连接针与所述透明导电层的一列导通位置之间的连线为曲线。

【技术特征摘要】
1.一半导体芯片，其特征在于，包括一衬底、层叠于所述衬底的一N型半导体层、层叠于所述N型半导体层的一有源区、层叠于所述有源区的一P型半导体层、层叠于所述P型半导体层的一透明导电层、层叠于所述透明导电层的一绝缘层以及分别层叠于所述绝缘层的一N型电极和一P型电极，其中所述N型电极进一步包括一N型电极焊盘、至少一N型电极扩展条以及至少一列N型电极连接针，所述N型电极焊盘在穿过所述绝缘层后被电连接于所述N型半导体层，所述N型电极扩展条自所述N型电极焊盘向所述半导体芯片的第一端部方向延伸，一列所述N型电极连接针分别延伸于所述N型电极扩展条和在穿过所述绝缘层后分别被电连接于所述N型半导体层；其中所述P型电极进一步包括一P型电极焊盘、至少一P型电极扩展条以及至少一列P型电极连接针，所述P型电极焊盘在穿过所述绝缘层后被电连接于所述P型半导体层，所述P型电极扩展条自所述P型电极焊盘向所述半导体芯片的第二端部方向延伸，一列所述P型电极连接针分别延伸于所述P型电极扩展条和在穿过所述绝缘层后分别被电连接于所述透明导电层，其中所述P型电极的一列所述P型电极连接针与所述透明导电层的一列导通位置之间的连线为曲线。2.根据权利要求1所述的半导体芯片，其中所述N型电极的一列所述N型电极连接针与所述N型半导体层的一列导通位置之间的连线为直线。3.根据权利要求2所述的半导体芯片，其中所述P型电极的一列所述P型电极连接针与所述透明导电层的一列导通位置的导通面积渐变变化，相应地，所述N型电极的一列所述N型电极连接针与所述N型半导体层的一列导通位置的导通面积渐变变化。4.如权利要求3所述的半导体芯片，其中所述P型电极的一列所述P型电极连接针与所述透明导电层的一列导通位置的导通面积自所述P型电极焊盘向所述半导体芯片的第二端部逐渐增加，相应地，所述N型电极的一列所述N型电极连接针与所述N型半导体层的一列导通位置的导通面积自所述N型电极焊盘向所述半导体芯片的所述第一端部逐渐增加。5.根据权利要求2所述的半导体芯片，其中所述P型电极的一列所述P型电极连接针与所述透明导电层的一列导通位置中相邻两个导通位置之间的间距渐变变化，相应地，所述N型电极的一列所述N型电极连接针与所述N型半导体层的一列导通位置中相邻两个导通位置之间的间距渐变变化。6.根据权利要求3所述的半导体芯片，其中所述P型电极的一列所述P型电极连接针与所述透明导电层的一列导通位置中相邻两个导通位置之间的间距渐变变化，相应地，所述N型电极的一列所述N型电极连接针与所述N型半导体层的一列导通位置中相邻两个导通位置之间的间距渐变变化。7.根据权利要求4所述的半导体芯片，其中所述P型电极的一列所述P型电极连接针与所述透明导电层的一列导通位置中相邻两个导通位置之间的间距渐变变化，相应地，所述N型电极的一列所述N型电极连接针与所述N型半导体层的一列导通位置中相邻两个导通位置之间的间距渐变变化。8.根据权利要求5所述的半导体芯片，其中所述P型电极的一列所述P型电极连接针与所述透明导电层的一列导通位置中相邻两个导通位置之间的间距自所述P型电极焊盘向所述半导体芯片的第二端部逐渐变小，相应地，所述N型电极的一列所述N型电极连接针与所述N型半导体层的一列导通位置中相邻两个导通位置之间的间距自所述N型电极焊盘向所述半导体芯片的第一端部逐渐变小。9.根据权利要求7所述的半导体芯片，其中所述P型电极的一列所述P型电极连接针与所述透明导电层的一列导通位置中相邻两个导通位置之间的间距自所述P型电极焊盘向所述半导体芯片的第二端部逐渐变小，相应地，所述N型电极的一列所述N型电极连接针与所述N型半导体层的一列导通位置中相邻两个导通位置之间的间距自所述N型电极焊盘向所述半导体芯片的第一端部逐渐变小。10.根据权利要求4所述的半导体芯片，其中所述P型电极的一列所述P型电极连接针的截面面积自所述P型电极焊盘向所述半导体芯片的第二端部逐渐增加，相应地，所述N型电极的一列所述N型电极连接针的截面面积自所述N型电极焊盘向所述半导体芯片的第一端部逐渐增加。11.根据权利要求1至10中任一所述的半导体芯片，其中所述P型电极进一步包括至少一延伸触角，所述延伸触角与所述P型电极焊盘相邻，其中所述延伸触角延伸于所述P型电极焊盘和在穿过所述绝缘层后被电连接于所述透明导电层。12.根据权利要求1至10中任一所述的半导体芯片，其中所述P型电极进一步包括至少一延伸触角，所述延伸触角与所述P型电极焊盘相邻，其中所述延伸触角延伸于所述P型电极焊盘和在穿过所述绝缘层后被电连接于所述P型半导体层。13.根据权利要求1至10中任一所述的半导体芯片，其中所述N型电极包括一个所述N型电极焊盘、一个所述...

【专利技术属性】
技术研发人员：黄瑄，李俊贤，刘英策，魏振东，邬新根，周弘毅，
申请(专利权)人：厦门乾照光电股份有限公司，
类型：发明
国别省市：福建,35