一种GaN基HEMT器件及其制备方法技术

技术编号:21093743 阅读:47 留言:0更新日期:2019-05-11 11:32
本申请公开了一种GaN基HEMT器件及其制备方法,包括衬底、缓冲层、沟道层、势垒层、帽层、源极、栅极和漏极,由于该GaN基HEMT器件在制备过程中应用H等离子体处理技术将帽层制备成高阻态,以优化该GaN基HEMT器件的内部电场分布,降低了表面陷阱对器件性能的影响。

A GaN-based HEMT device and its preparation method

【技术实现步骤摘要】
一种GaN基HEMT器件及其制备方法
本专利技术涉及半导体器件制造领域,具体涉及一种GaN基HEMT器件及其制备方法。
技术介绍
随着高效完备的功率转换电路和系统需求的日益增加,具有低功耗和高速特性的功率器件最近吸引了很多关注。宽禁带半导体氮化镓GaN材料以其具有禁带宽度大、临界击穿电场高、电子饱和速度高等特点,成为新一代半导体功率器件的理想材料。近年来,以AI(ln,Ga,Sc)N/GaN为代表的GaN基HEMT器件能够提高电路工作的安全性。GaN基HEMT器件是常开型器件。在电路中,常关型的功率元件,也称为增强模式(e模式)晶体管,是故障安全操作的首选。要实现增强型晶体管,需要在栅电压为0V时,使栅区完全关闭晶体管,其中一种方法是使用Mg掺杂的p型GaN(p-GaN)栅,在平衡状态下提升沟道中的导通带,从而实现增强型工作。目前GaN基HEMT器件的主要工艺方法之一为凹栅槽技术和栅电极区域的F离子注入工艺。p-GaN栅HEMT可分为两大类,一类是在p-GaN层上形成肖特基接触,另一类是p-GaN层形成有欧姆接触的栅注入晶体管(Git)。而p-GaN层上的欧姆接触,容易增加栅的泄漏电流。P-GaN栅在高的VDS下具有大的动态导通电阻,且由于外延p-GaN,使得场板的设计变得复杂。所以与p-GaN层形成肖特基接触,对场板的灵活使用对于GaN基HEMT器件来说,是p-GaNHEMT器件所需要解决的问题。
技术实现思路
本专利技术主要解决的技术问题是在GaN基HEMT器件中的p-GaN层形成肖特基接触。根据第一方面,一种实施例中提供一种GaN基HEMT器件,包括衬底、缓冲层、沟道层、势垒层、帽层、源极、栅极和漏极;所述缓冲层叠置在所述衬底之上;所述沟道层叠置在所述缓冲层之上;所述势垒层叠置在所述沟道层之上;所述帽层叠置在所述势垒层之上;所述源极贯穿所述帽层,所述源极的底部位于所述势垒层上;所述漏极贯穿所述帽层,所述漏极的底部位于所述势垒层上;所述栅极位于所述帽层上;所述漏极、所述源极和所述栅极互不相接触。根据第二方面,一种实施例中提供一种GaN基HEMT器件的制备方法,包括:在衬底上依次制备缓冲层、沟道层、二维电子气层、势垒层和帽层;在帽层上开两个窗口,所述窗口的底部位于所述势垒层中;在所述两个窗口处分别制备源极金属和漏极金属;在所述帽层上制备所述栅极金属;应用H等离子体处理技术在所述帽层上制备高阻态帽层。依据上述实施例的一种GaN基HEMT器件及其制备方法,由于在制备HEMT器件的金属电极后,应用H等离子体处理技术将p-GaN帽层制备成高阻状态以降低电流崩塌效应。附图说明图1为一实施例中一种GaN基HEMT器件的结构示意图;图2为一种实施例中GaN基HEMT器件的制备工艺流程图;图3(a)~(e)依次示出了本申请GaN基HEMT器件的制备工艺流程步骤,其中:(a)衬底上依次制备缓冲层、沟道层、二维电子气层、势垒层和帽层;(b)在帽层上开两个窗口,两个窗口的窗底开至势垒层中;(c)在两个窗口处分别制备源极和漏极;(d)在帽层上制备栅极;(e)制备高阻态帽层;图4为一实施例中GaN基HEMT器件的电场分布示意图。具体实施方式下面通过具体实施方式结合附图对本专利技术作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中,很多细节描述是为了使得本申请能被更好的理解。然而,本领域技术人员可以毫不费力的认识到,其中部分特征在不同情况下是可以省略的,或者可以由其他元件、材料、方法所替代。在某些情况下,本申请相关的一些操作并没有在说明书中显示或者描述,这是为了避免本申请的核心部分被过多的描述所淹没,而对于本领域技术人员而言,详细描述这些相关操作并不是必要的,他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。另外,说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时,方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此,说明书和附图中的各种顺序只是为了清楚描述某一个实施例,并不意味着是必须的顺序,除非另有说明其中某个顺序是必须遵循的。本文中为部件所编序号本身,例如“第一”、“第二”等,仅用于区分所描述的对象,不具有任何顺序或技术含义。而本申请所说“连接”、“联接”,如无特别说明,均包括直接和间接连接(联接)。Schottky结:肖特基结,是一种简单的金属与半导体的交界面,与PN结相似,具有整流特性。欧姆结:即欧姆接触,一种简单的金属与半导体的交界面,是指接触不产生明显的附加阻抗和不会使半导体内部的平衡载流子浓度发生显著的改变。MIS结:金属-绝缘体-半导体的接触结构(Metal-insulator-semiconductorjunction),金属与半导体间通过绝缘体进行接触。HEMTs:高电子迁移率晶体管。CMOS:互补半导体金属氧化物半导体。GaN:氮化镓,一种宽禁带半导体化合物,是第三代半导体的代表,非常适合大功率以及微波器件的制作。PVD:全称PhysicalVaporDeposition,物理气相沉积,是半导体工艺中最常用的金属沉积的方式。LPCVD:全称LowPressureChemicalVaporDeposition,低压化学气相沉积,是半导体工艺中高质量介质膜沉积的主要方式之一。MOCVD:全称Metal-organicChemicalVaporDeposition,金属有机化合物化学气相沉淀,在气相外延生长(VPE)的基础上发展起来的一种新型气相外延生长技术,主要用于GaN/SiC等化合物半导体的生长。PEVCD:全称PlasmaEnhancedChemicalVaporDeposition,等离子体增强化学气相沉积,是半导体工艺中高质量介质膜沉积的主要方式之一,主要用于后段工艺护层的沉积。RIE:全称是ReactiveIonEtching,反应离子刻蚀,一种微电子干法腐蚀工艺。ICP:全称InductivelyCoupledPlasma,感应耦合等离子体刻蚀,是一种非常重要的半导体干法刻蚀技术,主要用于GaN材料的刻蚀。GaN作为第三代宽禁带半导体材料,具有禁带宽度大、临界击穿电场高、饱和电子漂移速度大的特点,在微波大功率及射频应用领域有明显的优势。随着外延技术的发展,GaN的制备技术与材料质量逐步完善,GaN器件越来越多的应用于无线通信、雷达、航空航天及智能武器等领域,不断满足对高频率、高带宽、高效率、大功率器件的要求,在半导体器件领域中占有重要地位。GaN基功率器件可用于新一代的高功率开关器件的制备,目前主要为横向的异质结AlGaN/GaNHEMT(highelectronmobilitytransistor)器件,AlGaN/GaN结构具有较高的电子迁移率,能够实现低的导通电阻和高的工作频率。基于AlGaN/GaN结构的晶体管为耗尽型器件,但是为了保证功率电子系统的安全性及可靠性需要增强型晶体管的引入,因此实现具有稳定阈值电压、较大导通电流的增强型HEMT器件十分重要。由于AlGaN/GaN异质结材料中具有自发极化与压电极化作用,能够产生高密度的二维电子气,导通电阻低,输出功本文档来自技高网...

【技术保护点】
1.一种GaN基HEMT器件,其特征在于,包括衬底、缓冲层、沟道层、势垒层、帽层、源极、栅极和漏极;所述缓冲层叠置在所述衬底之上;所述沟道层叠置在所述缓冲层之上;所述势垒层叠置在所述沟道层之上;所述帽层叠置在所述势垒层之上;所述源极贯穿所述帽层,所述源极的底部位于所述势垒层上;所述漏极贯穿所述帽层,所述漏极的底部位于所述势垒层上;所述栅极位于所述帽层上;所述漏极、所述源极和所述栅极互不相接触。

【技术特征摘要】
1.一种GaN基HEMT器件,其特征在于,包括衬底、缓冲层、沟道层、势垒层、帽层、源极、栅极和漏极;所述缓冲层叠置在所述衬底之上;所述沟道层叠置在所述缓冲层之上;所述势垒层叠置在所述沟道层之上;所述帽层叠置在所述势垒层之上;所述源极贯穿所述帽层,所述源极的底部位于所述势垒层上;所述漏极贯穿所述帽层,所述漏极的底部位于所述势垒层上;所述栅极位于所述帽层上;所述漏极、所述源极和所述栅极互不相接触。2.如权利要求1所述HEMT器件,其特征在于,还包括二维电子气层,其形成于所述沟道层和所述势垒层的接触面偏向所述沟道层一侧。3.如权利要求1所述HEMT器件,其特征在于,所述帽层包括低阻帽层,所述低阻帽层位于所述栅极和所述势垒层之间。4.如权利要求1所述HEMT器件,其特征在于,所述栅极、源极和漏极由TiN、Ni、Au、W,Pt或Pd等材质中的至少一种构成。5.一种GaN基HEMT器件的制备方法,其特征在于,包括:在衬底上依次制备缓冲层、沟道层、二维电子气层...

【专利技术属性】
技术研发人员:林信南石黎梦
申请(专利权)人:北京大学深圳研究生院
类型:发明
国别省市:广东,44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1