本实用新型专利技术提供了用于安全芯片中非易失性存储器的加密装置。所述加密装置包括主设备、总线、加密电路和非易失性存储器，加密电路包括四个轮加密电路和一个加密顺序生成器，每个轮加密电路分为五层轮加密单元，每一层轮加密单元均包括密钥加运算单元、非线性运算单元、线性运算单元和置换运算单元四个组件；轮加密电路执行加密时，首先由第一轮加密电路开始执行加密，其余的轮加密电路依顺序依次加密，加密处理完成后的密文输入到非易失性存储器，完成加密过程。本实用新型专利技术的加密装置利用2～4轮的对称算法结构，在较小轮数内提高加密强度和速度，同时，在加密过程中，使用非线性的掩码变换方法，保证数据搬移全程无明文。
Encryption Device for Non-volatile Memories in Security Chips
【技术实现步骤摘要】
用于安全芯片中非易失性存储器的加密装置
本技术涉及芯片安全
，尤其涉及用于安全芯片中非易失性存储器的加密装置。
技术介绍
嵌入非易失性存储单元是安全芯片的重要组成部分。通常用来存放系统密钥等重要敏感信息，而这部分信息正是安全芯片重点保护的部分。攻击者既可以利用物理攻击和故障注入获取非易失性存储单元中的数据，也可以通过功耗分析的方式获取正在读取的非易失性存储单元中的数据。首先为了防止攻击者利用物理攻击和故障注入等攻击方式获取到这些重要信息，安全芯片通常采用内存加密的方式对存储在非易失性存储单元中的数据进行加密，使得攻击者在获取到非易失性存储单元中的数据时，仅能得到加密后的数据，不能得到真实数据。而非易失性存储单元由于制作原理与工艺的原因，通常访问速度比较慢，是安全芯片信息处理速度的主要瓶颈，而内存加密算法会进一步减慢非易失性存储单元的访问速度，因此目前公开的各种数据加密算法并不适用。例如DES、AES、SM4等标准算法分别需要16轮/10轮/31轮，作为内存加密算法来说面积和加密时间均是系统无法接受的。即使时SIMMON等轻量级算法，依旧需要至少8～10轮，同样不能适用当前的系统速度。因此，需要一种轻量级的内存加密算法，既能满足密码学对于加密算法的要求，又能解决加密速度的问题，本专利技术则通过设计一种至少2轮，但不多于4轮的对称算法，实在在一个时钟周期内对内存加密数据进行加密，解决加密速度的问题。其次，为了防止攻击者通过分析非易失性存储单元访问过程中的能量信息而获得敏感数据，则需要保护整个敏感数据从存储单元到运算单元的搬移过程，最直接的方式即将敏感数据搬移的全过程均用掩码保护。本技术设计了一种用于安全芯片中非易失性存储器的加密装置，将用于安全芯片中非易失性存储器的加密数据直接转化为总线加密数据而不出现任何明文信息，能够解决安全支付及其运行监管中的安全问题。
技术实现思路
针对上述现有技术中存在的不足，本技术的目的提供用于安全芯片中非易失性存储器的加密装置，该用于安全芯片中非易失性存储器加密装置包括加密电路，加密电路将用于安全芯片中非易失性存储器的加密数据直接转化为总线加密数据而不出现任何明文信息，能够解决安全支付及其运行监管中的安全问题。为了达到上述技术目的，本专利技术所采用的技术方案是：一种用于安全芯片中非易失性存储器加密装置，所述加密装置包括主设备、总线和非易失性存储器，所述加密装置还包括加密电路，加密电路包括四个轮加密电路和一个加密顺序生成器，四个轮加密电路分为第一轮加密电路，第二轮加密电路，第三轮加密电路和第四轮加密电路，并依顺序依次连接，加密顺序生成器分别连接四个轮加密电路；每个轮加密电路分为五层轮加密单元，五层轮加密单元分别为第一层轮加密单元、第二层轮加密单元、第三层轮加密单元、第四层轮加密单元和第五层轮加密单元，每层轮加密单元均包括密钥加运算单元、非线性运算单元、线性运算单元和置换运算单元四个组件；所述加密装置执行加密时，输入数据经过主设备，并通过总线后变成总线数据，将总线数据输入到加密电路，经过处理变成总线掩码，总线掩码输入到轮加密电路中的第一层轮加密单元，第一层轮加密单元中的密钥加运算单元和非线性运算单元包含掩码运算，并执行总线掩码的非线性变换，同时，轮加密电路根据外部输入的加密密钥的低位来选择本轮轮加密电路的五层轮加密单元中每一层轮加密单元的组件，且每一层轮加密单元中的密钥加运算单元、非线性运算单元、线性运算单元和置换运算单元，按加密顺序生成器的输出的数值执行加密顺序，且每一层轮加密单元执行加密时，只有其中的一个组件生效，且每一层轮加密单元必须包含一个密钥加运算单元和一个非线性运算单元执行加密，轮加密电路执行加密时，首先由第一轮加密电路开始执行加密，第二轮加密电路，第三轮加密电路和第四轮加密电路依顺序依次执行加密，加密处理完成后，第四轮加密电路将加密后输出的密文输入到非易失性存储器，完成加密过程。本技术的用于安全芯片中非易失性存储器的加密装置由于采用了主设备、总线、非易失性存储器和加密电路的结构，尤其是加密电路包括四个轮加密电路和一个加密顺序生成器，每个轮加密电路分为五层轮加密单元，所获得的有益效果是，首先利用2～4轮的对称算法结构，在一个时钟周期内完成，在较小轮数内提高加密强度和速度，加密密钥不仅参与加密运算，还参与到轮运算中子单元的执行顺序；同时，该用于安全芯片中非易失性存储器加密装置在加密过程中使用了非线性的掩码变换方法，用于对抗访问过程中的DPA/模板攻击，保证数据搬移全程无明文。下面结合附图和具体实施方式对本技术做进一步说明。附图说明图1是本技术具体实施的加密装置结构框架图。图2是本技术具体实施的加密电路结构图。图3是本技术具体实施的轮加密电路结构图。具体实施方式参看图1，为本技术具体实施的加密装置结构框架图。该用于安全芯片中非易失性存储器加密装置中，主设备100通过总线200后，经过加密电路300后，以密文的形式访问非易失性存储器400；该加密装置中，主设备100可以是CPU，也可以是DSP，DMA等其它处理器；加密电路300包括轮加密电路301和加密顺序生成器302。参看图2，为本技术具体实施的加密电路结构图。该用于安全芯片中非易失性存储器加密装置中，加密电路300包括四个轮加密电路301和一个加密顺序生成器302，四个轮加密电路301分为第一轮加密电路301a，第二轮加密电路301b，第三轮加密电路301c和第四轮加密电路301d，并依顺序依次连接，加密顺序生成器302分别连接四个轮加密电路301。参看图3，为本技术具体实施的轮加密电路结构图。该用于安全芯片中非易失性存储器加密装置中，每个轮加密电路(301a，或301b，或301c，或301d)分为五层轮加密单元，五层轮加密单元分别为第一层轮加密单元、第二层轮加密单元、第三层轮加密单元、第四层轮加密单元和第五层轮加密单元，每层轮加密单元均包括密钥加运算单元AK、非线性运算单元NL、线性运算单元L和置换运算单元P四个组件。图3中，轮加密电路301a分为五层轮加密单元，五层轮加密单元分别为第一层轮加密单元310、第二层轮加密单元320、第三层轮加密单元330、第四层轮加密单元340和第五层轮加密单元350；第一层轮加密单元310包括密钥加运算单元AK311、非线性运算单元NL312、线性运算单元L313和置换运算单元P314四个组件；第二层轮加密单元320包括密钥加运算单元AK321、非线性运算单元NL322、线性运算单元L323和置换运算单元P324四个组件；第三层轮加密单元330包括密钥加运算单元AK331、非线性运算单元NL332、线性运算单元L333和置换运算单元P334四个组件；第四层轮加密单元340包括密钥加运算单元AK341、非线性运算单元NL342、线性运算单元L343和置换运算单元P344四个组件；第五层轮加密单元350包括密钥加运算单元AK351、非线性运算单元NL352、线性运算单元L353和置换运算单元P354四个组件。参看图3，所述加密装置执行加密时，输入数据经过主设备100，并通过总线200后变成总线数据，将总线数据输入到加密电路300，本文档来自技高网...
【技术保护点】
1.一种用于安全芯片中非易失性存储器的加密装置，所述加密装置包括主设备、总线和非易失性存储器，其特征在于，所述加密装置还包括加密电路，加密电路包括四个轮加密电路和一个加密顺序生成器，四个轮加密电路分为第一轮加密电路，第二轮加密电路，第三轮加密电路和第四轮加密电路，并依顺序依次连接，加密顺序生成器分别连接四个轮加密电路；每个轮加密电路分为五层轮加密单元，五层轮加密单元分别为第一层轮加密单元、第二层轮加密单元、第三层轮加密单元、第四层轮加密单元和第五层轮加密单元，每一层轮加密单元均包括密钥加运算单元、非线性运算单元、线性运算单元和置换运算单元四个组件；所述加密装置执行加密时，输入数据经过主设备，并通过总线后变成总线数据，将总线数据输入到加密电路，经过处理变成总线掩码，总线掩码输入到轮加密电路中的第一层轮加密单元，第一层轮加密单元中的密钥加运算单元和非线性运算单元包含掩码运算，并执行总线掩码的非线性变换，同时，轮加密电路根据外部输入的加密密钥的低位来选择本轮轮加密电路的五层轮加密单元中每一层轮加密单元的组件，且每一层轮加密单元中的密钥加运算单元、非线性运算单元、线性运算单元和置换运算单元，按加密顺序生成器的输出的数值执行加密顺序，且每一层轮加密单元执行加密时，只有其中的一个组件生效，且每一层轮加密单元必须包含一个密钥加运算单元和一个非线性运算单元执行加密，轮加密电路执行加密时，首先由第一轮加密电路开始执行加密，第二轮加密电路，第三轮加密电路和第四轮加密电路依顺序依次执行加密，加密处理完成后，第四轮加密电路将加密后输出的密文输入到非易失性存储器，完成加密过程。...
【技术特征摘要】
1.一种用于安全芯片中非易失性存储器的加密装置，所述加密装置包括主设备、总线和非易失性存储器，其特征在于，所述加密装置还包括加密电路，加密电路包括四个轮加密电路和一个加密顺序生成器，四个轮加密电路分为第一轮加密电路，第二轮加密电路，第三轮加密电路和第四轮加密电路，并依顺序依次连接，加密顺序生成器分别连接四个轮加密电路；每个轮加密电路分为五层轮加密单元，五层轮加密单元分别为第一层轮加密单元、第二层轮加密单元、第三层轮加密单元、第四层轮加密单元和第五层轮加密单元，每一层轮加密单元均包括密钥加运算单元、非线性运算单元、线性运算单元和置换运算单元四个组件；所述加密装置执行加密时，输入数据经过主设备，并通过总线后变成总线数据，将总线数据输入到加密电路，经过处理变成总线掩码，总线掩码输入到...
【专利技术属性】
技术研发人员：苏琳琳，许秋林，路倩，葛元庆，王清智，周智勇，
申请(专利权)人：紫光同芯微电子有限公司，
类型：新型
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。