分栅闪存的测试结构及其制造方法技术

技术编号:21063447 阅读:14 留言:0更新日期:2019-05-08 08:48
本发明专利技术公开了一种分栅闪存的测试结构,闪存单元包括选择栅,浮栅和擦除栅,浮栅具有顶部尖角的侧墙结构。测试结构由同一行的所述选择栅行、浮栅行和擦除栅行延伸到存储区外部形成。在测试结构的区域中,选择栅的第一侧面形成一环形结构,环形结构使位于环形结构内的浮栅呈一整体的块状结构同时使块状结构的大小要大于形成至少一个接触孔所要求的尺寸;擦除栅覆盖块状结构的至少一边并将对应边的顶部尖角覆盖,在擦除栅的顶部和块状结构的顶部分别通过对应的接触孔连接到测试电极。本发明专利技术公开了一种分栅闪存的测试结构的制造方法。本发明专利技术能在存储区外形成能引出且具有和存储区浮栅相同顶部尖角的浮栅,从而形成能对顶部尖角的擦除性能进行测试。

【技术实现步骤摘要】
分栅闪存的测试结构及其制造方法
本专利技术涉及半导体集成电路制造领域,特别是涉及一种分栅(split-gate)闪存(Flash)的测试结构;本专利技术还涉及一种分栅闪存的测试结构的制造方法。
技术介绍
闪存由于其具有高密度,低价格,和电可编程,擦除的优点已被广泛作为非易失性记忆体应用的最优选择。目前,浮栅型非易失性闪存依据其结构主要分为两种:电子隧穿氧化层结构(ElectronTunnelingOxide,ETOX)闪存和分栅型闪存。在相同技术节点上分栅式闪存单元与传统叠栅式闪存单元在尺寸上是可比拟的,但是由于分栅式闪存拥有更高的编程效率、更厚的隧穿介质薄膜带来的高可靠性、无过擦除问题和设计制造方面更加简单,分栅式结构在汽车电子、微程序控制器、智能卡和物联网方面的应用拥有巨大的市场前景。目前市场上较为成熟的分栅式闪存主要采用略大于90度的浮栅尖角来实现场增强的FN隧穿效应,提高闪存的擦除效率。由于擦除过程发生的位置受到尖角增强效应,需要的擦除电压会比传统闪存更低,同时擦除过程更快,相应的带来功耗上的明显优势。因此,为了对于这种特殊结构的电子擦除过程的检测以及擦除发生位置的形貌的均匀性的表征,能够设计直接接出浮栅和擦除管的测试结构在这类分栅式闪存中显得尤为重要。目前主流的分栅式闪存通过自对准工艺来定义浮栅,这种方式形成的浮栅可以在版图设计上容易定义出直接接出浮栅和擦除管的测试结构。而对于某些特殊设计的,例如,通过无遮挡干法刻蚀定义浮栅的分栅式闪存,则需要在版图上重新设计以实现此类测试结构。如现有55纳米工艺节点的侧墙型浮栅分栅式闪存的擦除态相关的电学测试结构中,浮栅是通过无遮挡干法刻蚀形成的侧墙型多晶硅组成,在正常工艺中外围的浮栅都是被刻蚀掉的,即在选择栅不存在的区域中浮栅都被无遮挡干法刻蚀工艺去除,所以,现有无遮挡干法刻蚀形成的浮栅结构中无法实现将闪存阵列中的浮栅直接接出。
技术实现思路
本专利技术所要解决的技术问题是提供一种分栅闪存的测试结构,能在存储区外形成呈整体块状结构的浮栅,同时保持存储区的浮栅为无遮挡干法刻蚀形成具有顶部尖角的侧墙结构,块状结构具有足够大的面积来形成接触孔从能在存储区外实现浮栅的引出并从而形成测试结构。为此,本专利技术还提供一种分栅闪存的测试结构的制造方法。为解决上述技术问题,本专利技术提供的分栅闪存的测试结构中,分栅闪存的存储区中包括由多个闪存单元组成的阵列结构。各所述闪存单元包括:选择栅,浮栅和擦除栅。所述浮栅呈自对准形成于所述选择栅的第一侧面的侧墙结构,所述浮栅具有通过无遮挡干法刻蚀形成的顶部尖角,所述顶部尖角的顶端高于所述选择栅的顶部表面。所述擦除栅覆盖在所述选择栅的靠近第一侧面的顶部表面并延伸到所述浮栅的顶部表面且将所述顶部尖角覆盖,所述顶部尖角用于提高擦除速率。在所述阵列结构中,同一行的各所述闪存单元的所述选择栅连接呈一整体并组成选择栅行;所述浮栅也连接成浮栅行,所述擦除栅也连接成擦除栅行。测试结构由同一行的所述选择栅行、所述浮栅行和所述擦除栅行延伸到所述存储区外部形成。在所述测试结构的区域中:所述选择栅的第一侧面形成一环形结构,所述环形结构使位于所述环形结构内的所述浮栅呈一整体的块状结构,所述环形结构的大小满足由所述环形结构的内侧面的侧墙结构重叠形成所述块状结构且由所述环形结确定所述块状结构的大小,所述块状结构的大小要大于形成至少一个接触孔所要求的尺寸;所述擦除栅覆盖所述块状结构的至少一边并将对应边的所述顶部尖角覆盖,在所述擦除栅的顶部通过对应的接触孔连接到第一测试电极,所述块状结构的顶部通过对应的接触孔连接到第二测试电极,通过在所述第一测试电极和所述第二测试电极上加测试电压实现对所述浮栅的擦除性能的测试。进一步的改进是,所述分栅闪存形成于半导体衬底上,在所述半导体衬底中形成场氧,由所述场氧隔离出多个有源区。在所述存储区中,各所述有源区包括多条呈条形结构且互相平行的有源区列,各所述场氧也呈条形行结构。所述分栅闪存包括源区,所述源区的区域中的各列所述有源区列在行方向上连通成一整条并形成有源区行,同一列上的各所述场氧在所述有源区行处断开。所述有源区列和对应的所述浮栅行和所述选择栅行相交的区域为对应的所述闪存单元的沟道区。各所述闪存单元的漏区形成在对应的所述选择栅的第二侧面的所述有源区中。各所述闪存单元的所述源区形成在对应的所述浮栅的第一侧面的所述有源区中。进一步的改进是,所述半导体衬底为硅衬底。进一步的改进是,所述选择栅、所述浮栅和所述擦除栅的组成材料都为多晶硅。进一步的改进是,所述顶部尖角的角度为40度~60度。进一步的改进是,在所述选择栅和对应的所述有源区之间隔离有第一栅介质层。在所述浮栅和对应的所述有源区之间隔离有第二栅介质层。所述选择栅和对应的所述浮栅之间隔离有第三栅介质层。所述擦除栅和对应的所述选择栅之间隔离有第四栅介质层。所述擦除栅和对应的所述浮栅之间隔离有第五栅介质层。进一步的改进是,所述第一栅介质层、所述第二栅介质层、所述第三栅介质层、所述第四栅介质层和所述第五栅介质层的组成材料包括氧化硅、氮化硅或氮氧化硅。进一步的改进是,所述第五栅介质层的厚度满足实现在所述擦除栅和对应的所述浮栅之间采用FN隧穿进行擦除的要求。进一步的改进是,所述顶部尖角的顶端高于所述选择栅的顶部表面的部分通过形成于所述选择栅顶部的硬质掩模层定义,所述硬质掩模层在形成所述浮栅之后以及形成所述擦除栅之前去除。为解决上述技术问题,本专利技术提供的分栅闪存的测试结构的制造方法中,测试结构的形成工艺集成到分栅闪存的各闪存单元的形成工艺中,所述分栅闪存的存储区中包括由多个所述闪存单元组成的阵列结构;包括如下步骤:步骤一、形成各所述闪存单元的选择栅;在所述阵列结构中,同一行的各所述闪存单元的所述选择栅连接呈一整体并组成选择栅行。所述选择栅行延伸到所述测试结构的区域中且在所述测试结构的区域中所述选择栅的第一侧面形成一环形结构。所述环形结构的大小满足在后续形成侧墙结构中所述环形结构的内侧面的侧墙结构能重叠形成一个整体的块状结构且使所述块状结构的大小要大于形成至少一个接触孔所要求的尺寸。步骤二、形成各所述闪存单元的浮栅;同一行的各所述闪存单元的所述浮栅连接成浮栅行。所述浮栅采用无遮挡干法刻蚀工艺自对准形成在所述选择栅的第一侧面并呈侧墙结构且具有顶部尖角,所述顶部尖角的顶端高于所述选择栅的顶部表面;所述顶部尖角用于提高擦除速率。在所述测试结构区域中,由于所述环形结构的尺寸限制,在所述环形结构的内侧面处的所述浮栅的侧墙结构重叠形成一个整体的所述块状结构。步骤三、形成各所述闪存单元的擦除栅;同一行的各所述闪存单元的所述擦除栅连接成擦除栅行。在所述测试结构区域中,所述擦除栅覆盖所述块状结构的至少一边并将对应边的所述顶部尖角覆盖。步骤四、形成层间膜、接触孔和金属电极,所述金属电极包括第一测试电极和第二测试电极。所述擦除栅的顶部通过对应的接触孔连接到所述第一测试电极。所述块状结构的顶部通过对应的接触孔连接到所述第二测试电极,通过在所述第一测试电极和所述第二测试电极上加测试电压实现对所述浮栅的擦除性能的测试。进一步的改进是,所述分栅闪存形成于半导体衬底上,在步骤一之前还包括在所述半导体衬底中形成场氧的步骤,由所述场氧隔离出多本文档来自技高网
...

【技术保护点】
1.一种分栅闪存的测试结构,其特征在于,分栅闪存的存储区中包括由多个闪存单元组成的阵列结构;各所述闪存单元包括:选择栅,浮栅和擦除栅;所述浮栅呈自对准形成于所述选择栅的第一侧面的侧墙结构,所述浮栅具有通过无遮挡干法刻蚀形成的顶部尖角,所述顶部尖角的顶端高于所述选择栅的顶部表面;所述擦除栅覆盖在所述选择栅的靠近第一侧面的顶部表面并延伸到所述浮栅的顶部表面且将所述顶部尖角覆盖,所述顶部尖角用于提高擦除速率;在所述阵列结构中,同一行的各所述闪存单元的所述选择栅连接呈一整体并组成选择栅行;所述浮栅也连接成浮栅行,所述擦除栅也连接成擦除栅行;测试结构由同一行的所述选择栅行、所述浮栅行和所述擦除栅行延伸到所述存储区外部形成;在所述测试结构的区域中:所述选择栅的第一侧面形成一环形结构,所述环形结构使位于所述环形结构内的所述浮栅呈一整体的块状结构,所述环形结构的大小满足由所述环形结构的内侧面的侧墙结构重叠形成所述块状结构且由所述环形结确定所述块状结构的大小,所述块状结构的大小要大于形成至少一个接触孔所要求的尺寸;所述擦除栅覆盖所述块状结构的至少一边并将对应边的所述顶部尖角覆盖,在所述擦除栅的顶部通过对应的接触孔连接到第一测试电极,所述块状结构的顶部通过对应的接触孔连接到第二测试电极,通过在所述第一测试电极和所述第二测试电极上加测试电压实现对所述浮栅的擦除性能的测试。...

【技术特征摘要】
1.一种分栅闪存的测试结构,其特征在于,分栅闪存的存储区中包括由多个闪存单元组成的阵列结构;各所述闪存单元包括:选择栅,浮栅和擦除栅;所述浮栅呈自对准形成于所述选择栅的第一侧面的侧墙结构,所述浮栅具有通过无遮挡干法刻蚀形成的顶部尖角,所述顶部尖角的顶端高于所述选择栅的顶部表面;所述擦除栅覆盖在所述选择栅的靠近第一侧面的顶部表面并延伸到所述浮栅的顶部表面且将所述顶部尖角覆盖,所述顶部尖角用于提高擦除速率;在所述阵列结构中,同一行的各所述闪存单元的所述选择栅连接呈一整体并组成选择栅行;所述浮栅也连接成浮栅行,所述擦除栅也连接成擦除栅行;测试结构由同一行的所述选择栅行、所述浮栅行和所述擦除栅行延伸到所述存储区外部形成;在所述测试结构的区域中:所述选择栅的第一侧面形成一环形结构,所述环形结构使位于所述环形结构内的所述浮栅呈一整体的块状结构,所述环形结构的大小满足由所述环形结构的内侧面的侧墙结构重叠形成所述块状结构且由所述环形结确定所述块状结构的大小,所述块状结构的大小要大于形成至少一个接触孔所要求的尺寸;所述擦除栅覆盖所述块状结构的至少一边并将对应边的所述顶部尖角覆盖,在所述擦除栅的顶部通过对应的接触孔连接到第一测试电极,所述块状结构的顶部通过对应的接触孔连接到第二测试电极,通过在所述第一测试电极和所述第二测试电极上加测试电压实现对所述浮栅的擦除性能的测试。2.如权利要求1所述的分栅闪存的测试结构,其特征在于:所述分栅闪存形成于半导体衬底上,在所述半导体衬底中形成场氧,由所述场氧隔离出多个有源区;在所述存储区中,各所述有源区包括多条呈条形结构且互相平行的有源区列,各所述场氧也呈条形行结构;所述分栅闪存包括源区,所述源区的区域中的各列所述有源区列在行方向上连通成一整条并形成有源区行,同一列上的各所述场氧在所述有源区行处断开;所述有源区列和对应的所述浮栅行和所述选择栅行相交的区域为对应的所述闪存单元的沟道区;各所述闪存单元的漏区形成在对应的所述选择栅的第二侧面的所述有源区中;各所述闪存单元的所述源区形成在对应的所述浮栅的第一侧面的所述有源区中。3.如权利要求2所述的分栅闪存的测试结构,其特征在于:所述半导体衬底为硅衬底。4.如权利要求3所述的分栅闪存的测试结构,其特征在于:所述选择栅、所述浮栅和所述擦除栅的组成材料都为多晶硅。5.如权利要求4所述的分栅闪存的测试结构,其特征在于:所述顶部尖角的角度为40度~60度。6.如权利要求4所述的分栅闪存的测试结构,其特征在于:在所述选择栅和对应的所述有源区之间隔离有第一栅介质层;在所述浮栅和对应的所述有源区之间隔离有第二栅介质层;所述选择栅和对应的所述浮栅之间隔离有第三栅介质层;所述擦除栅和对应的所述选择栅之间隔离有第四栅介质层;所述擦除栅和对应的所述浮栅之间隔离有第五栅介质层。7.如权利要求6所述的分栅闪存的测试结构,其特征在于:所述第一栅介质层、所述第二栅介质层、所述第三栅介质层、所述第四栅介质层和所述第五栅介质层的组成材料包括氧化硅、氮化硅或氮氧化硅。8.如权利要求7所述的分栅闪存的测试结构,其特征在于:所述第五栅介质层的厚度满足实现在所述擦除栅和对应的所述浮栅之间采用FN隧穿进行擦除的要求。9.如权利要求1所述的分栅闪存的测试结构,其特征在于:所述顶部尖角的顶端高于所述选择栅的顶部表面的部分通过形成于所述选择栅顶部的硬质掩模层定义,所述硬质掩模层在形成所述浮栅之后以及形成所述擦除栅之前去除。10.一种分栅闪存的测试结构的制造方法,其特征在于,测试结构的形成工艺...

【专利技术属性】
技术研发人员:胡涛张磊田志王奇伟陈昊瑜
申请(专利权)人:上海华力微电子有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利