NOR闪存及其制造方法技术

本发明专利技术公开了一种NOR闪存，NOR闪存的存储区的闪存单元阵列中，各所述有源区呈条形结构并平行排列；同一行的各闪存单元的多晶硅控制栅的多晶硅连接在一起并形成多晶硅行；多晶硅浮栅位于和多晶硅行垂直相交的有源区的顶部并通过第一栅氧化层隔离；漏区由延伸到有源区侧面的自对准共形注入区组成，自对准共形注入区的位置由自对准回刻的场氧定义，场氧的自对准回刻区域由栅极结构刻蚀后通过栅极结构和有源区自对准定义形成，源区中也叠加有自对准共形注入区。本发明专利技术还公开了一种NOR闪存的制造方法。本发明专利技术能在不对栅极结构进行改动的条件下提高编程效率，同时还能减少漏电，提高器件的性能。

NOR Flash Memory and Its Manufacturing Method

【技术实现步骤摘要】
NOR闪存及其制造方法
本专利技术涉及半导体集成电路领域，特别是涉及一种或非(NOR)闪存(Flash)，本专利技术还涉及一种NOR闪存的制造方法。
技术介绍
闪存由于其具有高密度，低价格，和电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。目前闪存单元主要是在65纳米技术节点进行，随着对大容量闪存的要求，利用现有技术节点，每片硅片上的芯片数量将会减少。同时新的技术节点的日益成熟，也促使闪存单元用高节点的技术进行生产。现有闪存单元通常采用热电子注入实现编程，热电子注入是通过在栅极加高压使沟道导通，在漏极加高压从而在漏区结中形成热电子，热电子的能量较高会穿过栅介质层如栅氧化层进入到浮栅如多晶硅浮栅中。由于随沟道缩短，对应的漏电流逐渐增加，同时沟道的穿通电压也不能满足编程时的高电压要求。EunSukCho等人(E.S.Cho,etal.,ESSDERC.,p289,2004.)提出的体约束鳍型结构闪存单元可以提供良好的缩减后维持漏端高电压的要求。后续他们(EunSukCho.etal.,EunSukCho,etal.,VLSITech,pp.208-209,2005.)又利用高介电质常数(HfO2)来提高其耦合率。以及利用不同晶面和掺杂来改善由于低耦合率引起的低编程速度和大范围漏端与栅极重叠引起的漏端互扰增加问题(EunSukCho.etal.,“TechnologyBreakthroughofBody-TiedFinFETforsub50nmNORFlashMemory”2006SymposiumonVLSITechnologyDigestofTechnicalPapers)。但是由于高介电质的物理厚度较大，在提高闪存单元耦合率的同时，会增加相邻闪存单元之间的耦合，增加了闪存的串扰。而且鳍型结构的浮栅极面积较大，也会增加闪存单元之间的耦合。而不同晶面虽然可以改善提高其编程速度，但是仍然不能消除其闪存单元之间的互扰，这种问题会随继续缩减而变的更严重。虽然体约束鳍型结构存在一定问题，但其改善的编程效率可作为后续闪存结构继续缩减的备选结构。
技术实现思路
本专利技术要解决的技术问题是提供一种NOR闪存，能在不对栅极结构进行改动的条件下提高编程效率，同时还能减少漏电，提高器件的性能。为此，本专利技术还提供一种NOR闪存的制造方法。为解决上述技术问题，本专利技术的NOR闪存的存储区包括由多个闪存单元排列形成的闪存单元阵列。各所述闪存单元的栅极结构包括由第一栅氧化层、多晶硅浮栅、第二ONO层和多晶硅控制栅形成的叠加结构。在所述闪存单元阵列中，在半导体衬底表面形成有由场氧隔离出的有源区，各所述有源区呈条形结构并平行排列。同一行的各所述闪存单元的所述多晶硅控制栅的多晶硅连接在一起并形成多晶硅行；所述多晶硅浮栅位于和所述多晶硅行垂直相交的所述有源区的顶部并通过所述第一栅氧化层隔离。所述多晶硅行和所述有源区之外的所述场氧被自对准回刻且使自对准回刻区域的所述场氧的顶部表面低于所述自对准回刻区域外的所述有源区的顶部表面且使对应的所述有源区的侧面露出。各所述闪存单元的漏区位于对应的所述多晶硅行的第二侧的所述有源区中。各所述闪存单元的源区位于对应的所述多晶硅行的第一侧的所述有源区中，同一行的各所述源区之间的所述场氧在所述自对准回刻的基础上被第二次回刻完全去除并使对应的各所述有源区的侧面和各所述有源区之间的所述半导体衬底的表面露出。在所述场氧被自对准回刻后暴露出来的所述有源区的表面和侧面形成有自对准共形注入区。各所述闪存单元的所述漏区由形成于对应的所述有源区中的所述自对准共形注入区组成，能增加所述漏区的结面积，提高编程热电子数量和编程效率。所述源区由形成于对应的所述有源区中的所述自对准共形注入区和对应的源连接区叠加而成，在同一行的各所述源区中，所述源连接区叠加在对应的所述自对准共形注入区中以及形成于所述自对准共形注入区底部的所述有源区的侧面以及所述有源区之间的所述半导体衬底的表面，所述源连接区使同一行的所述源区连接在一起并形成源区连线，所述源区中叠加对应的所述自对准共形注入区能降低所述源区连线的电阻，能提高擦出和读取电流。进一步的改进是，在所述漏区之间的所述场氧顶部和所述源区之间的所述源连接区顶部的所述场氧去除区域中都填充有第一介质层。进一步的改进是，在所述源区和所述漏区以及所述多晶硅控制栅的表面形成有金属硅化物；延伸到所述有源区侧面的所述漏区的结构能防止所述金属硅化物对所述漏区的掺杂产生消耗时形成的短路漏电结构。进一步的改进是，同一列的各所述闪存单元的所述漏区通过顶部对应的接触孔连接到相同的位线。进一步的改进是，同一行的所述源区连线通过对应的接触孔连接到对应的源线。进一步的改进是，所述多晶硅行通过对应的接触孔连接到对应的字线。进一步的改进是，所述场氧为浅沟槽场氧或局部场氧。进一步的改进是，所述半导体衬底为硅衬底。为解决上述技术问题，本专利技术提供的NOR闪存的制造方法包括如下步骤：步骤一、提供半导体衬底，在所述半导体衬底中形成场氧并由所述场氧隔离出有源区。步骤二、在NOR闪存的存储区中形成闪存单元的栅极结构，所述闪存单元的栅极结构包括由第一栅氧化层、多晶硅浮栅、第二ONO层和多晶硅控制栅形成的叠加结构；在所述NOR闪存的存储区中包括由多个所述闪存单元排列形成的闪存单元阵列。在所述闪存单元阵列中，各所述有源区呈条形结构并平行排列。同一行的各所述闪存单元的所述多晶硅控制栅的多晶硅连接在一起并形成多晶硅行；所述多晶硅浮栅位于和所述多晶硅行垂直相交的所述有源区的顶部并通过所述第一栅氧化层隔离。步骤三、以所述多晶硅行和所述有源区为自对准边界，对所述多晶硅行和所述有源区之外的所述场氧进行自对准回刻使自对准回刻区域的所述场氧的顶部表面低于所述自对准回刻区域外的所述有源区的顶部表面且使对应的所述有源区的侧面露出。步骤四、各所述闪存单元的漏区位于对应的所述多晶硅行的第二侧的所述有源区中。各所述闪存单元的源区位于对应的所述多晶硅行的第一侧的所述有源区中；采用光刻工艺将所述多晶硅行的第一侧的区域打开，进行第二次回刻将各行的所述源区之间的所述场氧完全去除并使对应的各所述有源区的侧面和各所述有源区之间的所述半导体衬底的表面露出。步骤五、采用光刻工艺将所述多晶硅行的第一侧的区域打开，进行源连接区注入形成源连接区，在同一行的各所述源区中，所述源连接区形成于各所述源区对应的所述有源区的顶部表面和侧面以及所述有源区之间的所述半导体衬底的表面。步骤六、进行自对准共形注入在所述场氧被自对准回刻后暴露出来的所述有源区的表面和侧面形成自对准共形注入区。各所述闪存单元的所述漏区由形成于对应的所述有源区中的所述自对准共形注入区组成，能增加所述漏区的结面积，提高编程热电子数量和编程效率。在所述源区对应的所述有源区中所述自对准共形注入区和对应的所述源连接区相叠加形成所述源区，所述源连接区使同一行的所述源区连接在一起并形成源区连线，所述源区中叠加对应的所述自对准共形注入区能降低所述源区连线的电阻，能提高擦出和读取电流。进一步的改进是，之后，还包括步骤：在所述漏区之间的所述场氧顶部和所述源区之间的所述源连接区顶部的所述场氧去除区域中填充第一介质层。进一步的改进是，还包括步骤：在所述源区本文档来自技高网...

【技术保护点】
1.一种NOR闪存，其特征在于：NOR闪存的存储区包括由多个闪存单元排列形成的闪存单元阵列；各所述闪存单元的栅极结构包括由第一栅氧化层、多晶硅浮栅、第二ONO层和多晶硅控制栅形成的叠加结构；在所述闪存单元阵列中，在半导体衬底表面形成有由场氧隔离出的有源区，各所述有源区呈条形结构并平行排列；同一行的各所述闪存单元的所述多晶硅控制栅的多晶硅连接在一起并形成多晶硅行；所述多晶硅浮栅位于和所述多晶硅行垂直相交的所述有源区的顶部并通过所述第一栅氧化层隔离；所述多晶硅行和所述有源区之外的所述场氧被自对准回刻且使自对准回刻区域的所述场氧的顶部表面低于所述自对准回刻区域外的所述有源区的顶部表面且使对应的所述有源区的侧面露出；各所述闪存单元的漏区位于对应的所述多晶硅行的第二侧的所述有源区中；各所述闪存单元的源区位于对应的所述多晶硅行的第一侧的所述有源区中，同一行的各所述源区之间的所述场氧在所述自对准回刻的基础上被第二次回刻完全去除并使对应的各所述有源区的侧面和各所述有源区之间的所述半导体衬底的表面露出；在所述场氧被自对准回刻后暴露出来的所述有源区的表面和侧面形成有自对准共形注入区；各所述闪存单元的所述漏区由形成于对应的所述有源区中的所述自对准共形注入区组成，能增加所述漏区的结面积，提高编程热电子数量和编程效率；所述源区由形成于对应的所述有源区中的所述自对准共形注入区和对应的源连接区叠加而成，在同一行的各所述源区中，所述源连接区叠加在对应的所述自对准共形注入区中以及形成于所述自对准共形注入区底部的所述有源区的侧面以及所述有源区之间的所述半导体衬底的表面，所述源连接区使同一行的所述源区连接在一起并形成源区连线，所述源区中叠加对应的所述自对准共形注入区能降低所述源区连线的电阻，能提高擦出和读取电流。...

【技术特征摘要】
1.一种NOR闪存，其特征在于：NOR闪存的存储区包括由多个闪存单元排列形成的闪存单元阵列；各所述闪存单元的栅极结构包括由第一栅氧化层、多晶硅浮栅、第二ONO层和多晶硅控制栅形成的叠加结构；在所述闪存单元阵列中，在半导体衬底表面形成有由场氧隔离出的有源区，各所述有源区呈条形结构并平行排列；同一行的各所述闪存单元的所述多晶硅控制栅的多晶硅连接在一起并形成多晶硅行；所述多晶硅浮栅位于和所述多晶硅行垂直相交的所述有源区的顶部并通过所述第一栅氧化层隔离；所述多晶硅行和所述有源区之外的所述场氧被自对准回刻且使自对准回刻区域的所述场氧的顶部表面低于所述自对准回刻区域外的所述有源区的顶部表面且使对应的所述有源区的侧面露出；各所述闪存单元的漏区位于对应的所述多晶硅行的第二侧的所述有源区中；各所述闪存单元的源区位于对应的所述多晶硅行的第一侧的所述有源区中，同一行的各所述源区之间的所述场氧在所述自对准回刻的基础上被第二次回刻完全去除并使对应的各所述有源区的侧面和各所述有源区之间的所述半导体衬底的表面露出；在所述场氧被自对准回刻后暴露出来的所述有源区的表面和侧面形成有自对准共形注入区；各所述闪存单元的所述漏区由形成于对应的所述有源区中的所述自对准共形注入区组成，能增加所述漏区的结面积，提高编程热电子数量和编程效率；所述源区由形成于对应的所述有源区中的所述自对准共形注入区和对应的源连接区叠加而成，在同一行的各所述源区中，所述源连接区叠加在对应的所述自对准共形注入区中以及形成于所述自对准共形注入区底部的所述有源区的侧面以及所述有源区之间的所述半导体衬底的表面，所述源连接区使同一行的所述源区连接在一起并形成源区连线，所述源区中叠加对应的所述自对准共形注入区能降低所述源区连线的电阻，能提高擦出和读取电流。2.如权利要求1所述的NOR闪存，其特征在于：在所述漏区之间的所述场氧顶部和所述源区之间的所述源连接区顶部的所述场氧去除区域中都填充有第一介质层。3.如权利要求2所述的NOR闪存，其特征在于：在所述源区和所述漏区以及所述多晶硅控制栅的表面形成有金属硅化物；延伸到所述有源区侧面的所述漏区的结构能防止所述金属硅化物对所述漏区的掺杂产生消耗时形成的短路漏电结构。4.如权利要求3所述的NOR闪存，其特征在于：同一列的各所述闪存单元的所述漏区通过顶部对应的接触孔连接到相同的位线。5.如权利要求3所述的NOR闪存，其特征在于：同一行的所述源区连线通过对应的接触孔连接到对应的源线。6.如权利要求3所述的NOR闪存，其特征在于：所述多晶硅行通过对应的接触孔连接到对应的字线。7.如权利要求1所述的NOR闪存，其特征在于：所述场氧为浅沟槽场氧或局部场氧。8.如权利要求1所述的NOR闪存，其特征在于：所述半导体衬底为硅衬底。9.一种NOR闪存的制造方法，其特征在于，包括如下步骤：步骤一、提供半导体衬底，在所述半导体衬底中形成场氧并由所述场氧隔离出有源区；步骤二、在NOR闪存的存储区中形成闪存单元的栅极结构，所述闪存单元的栅极结构包括由第一栅氧化层、多晶硅浮栅、第二ONO层和多晶硅控制栅形成的叠加结构；在所述NOR闪存的存储区中包括由多个所述闪存单元排列形成的闪存单元阵列...

【专利技术属性】
技术研发人员：田志，李娟娟，陈昊瑜，邵华，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31