SLC页读取制造技术

本发明专利技术在一些实例中公开了系统、方法、机器可读媒体和NAND存储器装置，其利用较高读取余量单元类型来提供较细粒度读取干扰指示符而不需要利用虚设单元。举例来说，NAND架构可具有经配置为SLC或MLC单元的一些单元。SLC或MLC单元具有较多的读取干扰余量，即，这些单元可在位错误发生之前承受比TLC或QLC单元更多的进入单元的读取干扰电流泄漏。这些较高余量单元可充当用于具有相对较低读取干扰余量的一组单元的所述读取干扰指示符。由于存在这些较高余量单元的页比虚设单元的页更多，因此这些指示符可充当比所述虚设页更小的一组页。这减少了完成读取干扰扫描所需的时间，因为需要扫描较少的页。

【技术实现步骤摘要】
SLC页读取

技术介绍
存储器装置通常作为计算机或其它电子装置中的内部半导体集成电路提供。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要电力来维持其数据，并且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等。非易失性存储器可以在未被供电时保留存储的数据，并且包含快快闪存储器储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或3DXPointTM存储器等。快闪存储器被用作用于各种电子应用的非易失性存储器。快闪存储器装置通常包含一或多组单晶体管、浮动栅极或电荷阱存储器单元，其允许高存储器密度、高可靠性和低功耗。两种常见类型的快闪存储器阵列架构包含NAND和NOR架构，以其中布置每一者的基本存储器单元配置的逻辑形式命名。存储器阵列的存储器单元通常以矩阵排列。在实例中，阵列的行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极在源极线与位线之间以源极到漏极方式串联耦合在一起。NOR和NAND架构半导体存储器阵列都通过解码器存取，所述解码器通过选择耦合到其栅极的字线来激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，所选择的存储器单元就将其数据值放置在位线上，从而根据特定单元被编程的状态导致不同的电流流动。在NAND架构半导体存储器阵列中，高偏置电压被施加到漏极侧选择栅极(SGD)线。耦合到每组的未选择的存储器单元的栅极的字线以指定的直通电压(例如，Vpass)驱动，以将每组的未选择的存储器单元操作为传递晶体管(例如，以不受其存储的数据值限制的方式传递电流)。然后电流通过每一串联耦合组从源极线流到位线，仅由每组的所选存储器单元限制，从而将所选存储器单元的当前编码数据值放置在位线上。NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可单独地或共同地编程到一或多个编程状态。例如，单电平单元(SLC)可以表示两个编程状态之一(例如，1或0)，表示一位数据。然而，快闪存储器单元还可以表示两个以上编程状态中的一个，从而允许制造更高密度的存储器而不增加存储器单元的数量，因为每一单元可以表示多于一个二进制数字(例如，多于一个位)。这种单元可以称为多状态存储器单元、多位单元或多电平单元(MLC)。在某些实例中，MLC可以指的是每一单元可以存储两位数据的存储器单元(例如，四个编程状态中的一个)，三电平单元(TLC)可以指每单元可以存储三位数据的存储器单元(例如，八个编程状态中的一个)，且四电平单元(QLC)可以每单元存储四位数据。MLC在本文中以其更广泛的上下文使用，以指代可以每单元存储多于一位数据的任何存储器单元(即，可以表示多于两个编程状态)。传统的存储器阵列是布置在半导体衬底的表面上的二维(2D)结构。为了增加给定区域的存储容量并降低成本，各个存储单元的尺寸已减小。然而，对于各个存储器单元的尺寸减小以及因此对2D存储器阵列的存储器密度的减小存在技术限制。作为响应，正在开发三维(3D)存储器结构，例如3DNAND架构半导体存储器装置，以进一步增加存储器密度和降低存储器成本。这种3DNAND装置通常包含接近源极的一或多个源极侧选择栅极(SGS)之间串联耦合的存储单元串(例如，漏极到源极)，以及接近位线的一或多个漏极侧选择栅极(SGD)。在一实例中，SGS或SGD可以包含一或多个场效应晶体管(FET)或金属氧化物半导体(MOS)结构装置等。在一些实例中，串将垂直延伸，通过含有相应字线的多个垂直间隔的层。半导体结构(例如，多晶硅结构)可以在一串存储单元附近延伸，以形成用于串的存储单元的通道。在垂直串的实例中，多晶硅结构可以是垂直延伸的柱的形式。在一些实例中，串可以“折叠”，并因此相对于U形柱布置。在其它实例中，多个垂直结构可以彼此堆叠以形成堆叠的存储单元串阵列。存储器阵列或装置可以组合在一起以形成存储器系统的存储体积，例如固态驱动器(SSD)、通用快闪存储装置(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。SSD可以用作计算机的主存储装置，关于例如性能、尺寸、重量、坚固性、操作温度范围和功耗具有优于具有移动零件的传统硬驱动器的优点。例如，SSD可以具有减少的寻道时间、等待时间或与磁盘驱动器相关的其它延迟(例如，机电等)。SSD使用非易失性存储器单元(例如快闪存储器单元)来消除内部电池供应要求，从而允许驱动器更通用和紧凑。SSD可包含多个存储器装置，包含多个裸片或逻辑单元(例如，逻辑单元数目或LUN)，并且可以包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。这种SSD可以包含一或多个快闪存储器裸片，其上包含多个存储器阵列和外围电路。快闪存储器阵列可包含组织成多个物理页的多个存储器单元块。在许多实例中，SSD还将包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可以与存储器操作相关联地从主机接收命令，例如在存储器装置与主机之间传送数据(例如，用户数据和相关的完整性数据，例如错误数据和地址数据等)的读取或写入操作，或从存储器装置擦除数据的擦除操作。
技术实现思路
附图说明在不一定按比例绘制的附图中，相同的标号可以描述不同视图中的类似组件。具有不同字母后缀的相同标号可表示类似组件的不同实例。附图通过实例而非限制的方式示出了本文档中讨论的各种实施例。图1示出了包含存储器装置的环境的实例。图2-3示出了3DNAND架构半导体存储器阵列的实例的示意图。图4示出了存储器模块的实例框图。图5示出了根据本专利技术的一些实例的利用虚设存储器单元进行读取干扰检测的实例NAND超级块的图。图6示出了根据本专利技术的一些实例的利用SLC和MLC单元进行读取干扰检测的实例NAND超级块600的图。图7示出了根据本专利技术的一些实例的用于读取页的方法的流程图。图8示出了根据本专利技术的一些实例的读取干扰扫描的方法的流程图。图9展示根据本专利技术的一些实例的存储器装置的实例框图。图10是示出可以在其上实施一或多个实施例的机器的实例的框图。具体实施方式电子装置，例如移动电子装置(例如，智能电话、平板计算机等)、用于汽车应用的电子装置(例如，汽车传感器、控制单元、驾驶员辅助系统、乘客安全或舒适系统，等等)以及因特网连接的器具或装置(例如，物联网(IoT)装置等)，具有不同的存储需求，这取决于电子装置的类型、使用环境、性能期望等。电子装置可以分解为几个主要组件：处理器(例如，中央处理单元(CPU)或其它主处理器)；存储器(例如，一或多个易失性或非易失性随机存取存储器(RAM)存储器装置，例如动态RAM(DRAM)、移动或低功率双数据速率同步DRAM(DDRSDRAM)等)；以及存储装置(例如，非易失性存储器(NVM)装置，例如快闪存储器、只读存储器(ROM)、SS本文档来自技高网...

【技术保护点】
1.一种NAND存储器装置，其包括：NAND单元池；以及控制器，其执行致使所述控制器执行操作的指令，所述操作包括：接收读取所述NAND单元池的经指示页的命令；以及响应于接收到所述命令，将测试电压施加到所述NAND单元池的第二页，其中所述第二页是与包含所述第一页的所述NAND单元池的一组页对应的读取干扰指示符页，且所述读取干扰指示符页由具有比所述第一页大的读取干扰余量的类型的NAND单元构成。

【技术特征摘要】
2017.10.31 US 15/799,6551.一种NAND存储器装置，其包括：NAND单元池；以及控制器，其执行致使所述控制器执行操作的指令，所述操作包括：接收读取所述NAND单元池的经指示页的命令；以及响应于接收到所述命令，将测试电压施加到所述NAND单元池的第二页，其中所述第二页是与包含所述第一页的所述NAND单元池的一组页对应的读取干扰指示符页，且所述读取干扰指示符页由具有比所述第一页大的读取干扰余量的类型的NAND单元构成。2.根据权利要求1所述的NAND存储器装置，其中所述操作进一步包括将读取电压施加到所述经指示页以读取存储在所述第一页中的值，以及递增读取计数器。3.根据权利要求2所述的NAND存储器装置，其中所述操作进一步包括：确定所述读取计数器大于阈值；响应于确定所述读取计数器大于所述阈值，扫描所述第二页以确定针对所述组页指示读取干扰；以及响应于确定针对所述组页指示所述读取干扰，扫描所述组页中包含所述第一页的每一页以确定是否指示读取干扰。4.根据权利要求3所述的NAND存储器装置，其中扫描所述第二页以确定是否针对所述组页指示所述读取干扰的所述操作包括读取所述第二页的所述值并确定出错的位数目超过阈值。5.根据权利要求2所述的NAND存储器装置，其中所述操作进一步包括：确定所述读取计数器大于阈值；响应于确定所述读取计数器大于所述阈值，扫描所述第二页以确定是否针对所述组页指示读取干扰；以及响应于确定没有针对所述组页指示所述读取干扰，避免扫描所述组页中的任何页。6.根据权利要求1所述的NAND存储器装置，其中所述读取干扰指示符页是单电平单元SLC或多电平单元MLC，且所述经指示页是三电平单元TLC。7.根据权利要求1所述的NAND存储器装置，其中所述读取干扰指示符页与所述第一页在同一块中。8.根据权利要求1所述的NAND存储器装置，其中所述测试电压是直通电压。9.根据权利要求1所述的NAND存储器装置，其中不作为对所述第一页的读取操作的结果而将所述测试电压施加到所述第二页。10.一种由NAND存储器装置执行的方法，所述方法包括：接收读取所述NAND存储器装置中的NAND单元池的经指示页的命令；以及响应于接收到所述命令，将测试电压施加到所述NAND单元池的第二页，其中所述第二页是与包含所述第一页的所述NAND单元池的一组页对应的读取干扰指示符页，且所述读取干扰指示符页由具有比所述第一页大的读取干扰余量的类型的NAND单元构成。11.根据权利要求10所述的方法，其中所述方法进一步包括将读取电压施加到所述经指示页以读取存储在...

【专利技术属性】
技术研发人员：H·R·桑吉迪，S·A·斯托勒，辉俊胜，A·马尔谢，G·S·阿尔萨苏阿，K·K·姆奇尔拉，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US