基于UVM验证平台的验证方法和装置制造方法及图纸

本申请供一种基于UVM验证平台的验证方法及装置，所述方法包括：获取与被验设计DUT对应的事务Transaction集合，所述Transaction集合中的每个Transaction包括多个预设变量及其对应的赋值；将所述Transaction集合中的各个Transaction依次添加到所述UVM验证平台的对应的Transaction组件中，以使所述UVM验证平台的各个Transaction组件接收到Transaction后，通过对应的序列Sequence组件和环境Environment组件传入DUT进行验证；从所述UVM验证平台获取所述DUT的验证结果。应用本申请的实施例，可以大大减少设计人员的工作量，节约大量的人力资源，并且验证效率比较高。

Verification Method and Device Based on UVM Verification Platform

【技术实现步骤摘要】
基于UVM验证平台的验证方法和装置
本申请涉及芯片验证
，特别设计一种基于通用验证方法学(UniversalVerificationMethodology，UVM)验证平台的验证方法和装置。
技术介绍
随着集成电路的发展，芯片的功能越来越复杂，芯片设计的规模也越来越大，流片费用昂贵，因此芯片设计对验证的要求也越来越高。全面、高效的功能验证对芯片的成功开发具有重要意义。为了进行验证工作，出现了商用的硬件验证语言。目前主流的验证语言是SystemVerilog，使用SystemVerilog能够搭建验证平台，但是如何搭建验证平台缺乏统一的标准。为了规范验证平台的搭建，在电子设计自动化(ElectronicDesignAutomation，EDA)厂商和用户之间建立一个统一的原则，Accellera提出了通用验证方法学(UniversalVerificationMethodology，UVM)标准，并得到了Mentor、Cadence和Synopsys三大厂商的支持。UVM是一个以SystemVerilog类库为主体的验证平台开发框架，验证工程师可以利用其可重构组件构建具有标准层次结构和接口的功能验证环境。UVM验证平台结构如图1所示，通常被验设计(DesignUnderTest，DUT)的每一组输入输出接口需要一个测试(Test)项目，每个Test项目包括环境(Environment)组件、事务(Transaction)组件和序列组(Sequence)组件，Transaction组件根据传递信息的协议，定义与该协议各字段对应的变量。每个Environment组件有一组与之对应的Transacion组件，在这组Transaction中，一般有一个Transaction作为其他Transaction的父类。验证平台启动后，Sequence组件会对Trancstion中各个变量的进行赋值或约束，再由Environment组件将其传入DUT。使用UVM进行验证工作，通常采用基于案件(Case)管理的方式，根据DUT的功能提取出关键的特性，每个Case针对其中的一种或几种特性进行验证。如图1所示，如果想验证不同的特性，可以在验证平台的各个Test中添加不同的Case，完成验证工作。现有技术方案中，如果DUT的功能有改动，需要建立新的Case，根据实际情况，可能还需要对Environment组件、Transaction组件、Sequence组件进行新建或修改。以网络设备的DUT为例，如果原来该设备只能处理IPV4格式的报文，现在修改为可以处理IPV4和IPV6格式的报文，需要建立与IPV6报文对应的Case，建立新的与IPV6格式对应的Transaction组件，新的能够处理该Transaction组件的Sequence组件，以及能够接收并传输该Transaction组件的Environment组件。上述基于UVM验证平台的验证方法中，针对不同的DUT需要重新编写新的Case，还需要对UVM验证平台的Environment组件、Transaction组件、Sequence组件进行新建或修改，这就会大大增加设计人员的工作量，浪费大量的人力资源，并且验证效率比较低。
技术实现思路
有鉴于此，本申请提供一种基于UVM验证平台的验证方法和装置，以解决相关技术中存在的大大增加设计人员的工作量，浪费大量的人力资源，并且验证效率比较低的问题。具体地，本申请是通过如下技术方案实现的：一种基于UVM验证平台的验证方法，所述方法包括：获取与被验设计DUT对应的事务Transaction集合，所述Transaction集合中的每个Transaction包括多个预设变量及其对应的赋值；将所述Transaction集合中的各个Transaction依次添加到所述UVM验证平台的对应的Transaction组件中，以使所述UVM验证平台的各个Transaction组件接收到Transaction后，通过对应的序列Sequence组件和环境Environment组件传入DUT进行验证；从所述UVM验证平台获取所述DUT的验证结果。一种基于UVM验证平台的验证装置，所述装置包括：第一获取模块，用于获取与被验设计DUT对应的事务Transaction集合，所述Transaction集合中的每个Transaction包括多个预设变量及其对应的赋值；添加模块，用于将所述Transaction集合中的各个Transaction依次添加到所述UVM验证平台的对应的Transaction组件中，以使所述UVM验证平台的各个Transaction组件接收到Transaction后，通过对应的序列Sequence组件和环境Environment组件传入DUT进行验证；第二获取模块，用于从所述UVM验证平台获取所述DUT的验证结果。由以上本申请提供的技术方案可见，当需要对DUT进行验证时，可以直接设置与DUT对应的事务Transaction集合，该Transaction集合中的每个Transaction包括多个预设变量及其对应的赋值，然后将Transaction集合中的各个Transaction依次添加到UVM验证平台的对应的Transaction组件中，由UVM验证平台的各个Transaction组件通过对应的序列Sequence组件和环境Environment组件将Transaction传入DUT进行验证，就可以实现对DUT进行验证，无需修改UVM验证平台，从而大大减少设计人员的工作量，节约大量的人力资源，并且验证效率比较高。附图说明图1为本申请相关技术中一种UVM验证平台的结构示意图示意图；图2为本申请示出的一种基于UVM验证平台的验证方法的流程图；图3为本申请示出的另一种基于UVM验证平台的验证方法的示意图；图4为本申请示出的一种基于UVM验证平台的验证装置的结构示意图。具体实施方式这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。为了解决上述问题，本专利技术实施例提供了一种基于UVM验证平台的验证方法，可以大大减少设计人员的工作量，节约大量的人力资源，并且验证效率比较高。请参见图2，图2为本申请示出的本文档来自技高网...

【技术保护点】
1.一种基于UVM验证平台的验证方法，其特征在于，所述方法包括：获取与被验设计DUT对应的事务Transaction集合，所述Transaction集合中的每个Transaction包括多个预设变量及其对应的赋值；将所述Transaction集合中的各个Transaction依次添加到所述UVM验证平台的对应的Transaction组件中，以使所述UVM验证平台的各个Transaction组件接收到Transaction后，通过对应的序列Sequence组件和环境Environment组件传入DUT进行验证；从所述UVM验证平台获取所述DUT的验证结果。

【技术特征摘要】
1.一种基于UVM验证平台的验证方法，其特征在于，所述方法包括：获取与被验设计DUT对应的事务Transaction集合，所述Transaction集合中的每个Transaction包括多个预设变量及其对应的赋值；将所述Transaction集合中的各个Transaction依次添加到所述UVM验证平台的对应的Transaction组件中，以使所述UVM验证平台的各个Transaction组件接收到Transaction后，通过对应的序列Sequence组件和环境Environment组件传入DUT进行验证；从所述UVM验证平台获取所述DUT的验证结果。2.根据权利要求1所述的方法，其特征在于，将所述Transaction集合中的各个Transaction依次添加到所述UVM验证平台的对应的Transaction组件中，具体包括：监控所述UVM验证平台的各个Transaction组件中是否有空闲的Transaction组件；若监控到空闲的Transaction组件，则确定所述空闲的Transaction组件对应的DUT的接口；将所述Transaction集合中未添加过且与所述接口对应的Transaction添加到所述空闲的Transaction组件。3.如权利要求2所述的方法，其特征在于，将所述Transaction集合中未添加过且与所述接口对应的Transaction添加到所述空闲的Transaction组件，具体包括：从所述Transaction集合中获取一个携带未添加标识且与所述接口对应的选定Transaction；将所述选定Transaction添加到所述空闲的Transaction组件中；将所述选定Transaction的未添加标识更新为添加标识。4.如权利要求2所述的方法，其特征在于，从所述UVM验证平台获取所述DUT的验证结果之前，所述方法还包括：检测所述Transaction集合中是否还包括未添加过的Transaction；若检测到所述Transaction集合中不包括未添加过的Transaction，则执行所述从所述UVM验证平台获取所述DUT的验证结果的操作。5.根据权利要求1-4任一所述的方法，其特征在于，从所述UVM验证平台获取所述DUT的验证结果之后，所述方法还包括：显示所述DUT的验证结果。6.一种基于UVM验证平台的验证装置，其特征在于，所述装置包括：...

【专利技术属性】
技术研发人员：张代生，
申请(专利权)人：杭州迪普科技股份有限公司，
类型：发明
国别省市：浙江,33