掩模一体型表面保护带制造技术

提供一种掩模一体型表面保护带，其为等离子体切割方式用，所述掩模一体型表面保护带在薄膜化程度大的背面磨削工序中的半导体晶片的图案面的保护性、表面保护带的掩模材料层从基材膜的剥离性优异，残胶少，不良芯片的产生少。另外，提供一种无需光刻工艺的掩模一体型表面保护带。

Mask-in-one Surface Protection Belt

【技术实现步骤摘要】
【国外来华专利技术】掩模一体型表面保护带
本专利技术涉及掩模一体型表面保护带。
技术介绍
近来半导体芯片向薄膜化、小芯片化的发展显著，尤其是对于存储卡或智能卡这样的内置有半导体IC芯片的IC卡而言要求薄膜化，而且，对于LED、LCD驱动用器件等要求小芯片化。认为今后随着这些需要的增加，半导体芯片的薄膜化、小芯片化的需求会进一步提高。这些半导体芯片可通过以下方式获得，即，将半导体晶片在背面研磨工序或蚀刻工序等中薄膜化成规定厚度后，经切割工序分割成各个芯片。在该切割工序中，使用通过切割刀片而切断的刀片切割方式。在刀片切割方式中，切断时刀片所引起的切削阻力直接施加到半导体晶片。因此，有时会因该切削阻力而使半导体芯片产生微小的缺损(碎片(chipping))。碎片产生不仅有损半导体芯片的外观，而且根据情况的不同有可能因抗弯强度不足而导致拾取时的芯片破损，甚至连芯片上的电路图案也会破损。另外，这种利用刀片进行的物理切割工序中，无法使作为芯片彼此的间隔的切口(kerf)(也称为切割线(scribeline)、切割道(street))的宽度窄于具有厚度的刀片宽度。其结果，能够由一片晶片取得的芯片的数量(收率)变少。此外，还存在晶片的加工时间长的问题。除刀片切割方式以外，在切割工序中还利用各种方式。例如，包括下述DBG(先切割)方式，该方式鉴于使晶片薄膜化后进行切割的困难度，而先仅以规定的厚度在晶片形成槽，然后进行磨削加工，同时进行薄膜化与向芯片的单片化。根据该方式，虽然切口宽度与刀片切割工序相同，但具有芯片的抗弯强度提升并能够抑制芯片破损的优点。另外，包括利用激光进行切割的激光切割方式。根据激光切割方式，也有能够使切口宽度窄、并且成为干式工艺的优点。但存在因利用激光进行切断时的升华物而污染晶片表面的不良情况，有时需要利用规定的液状保护材料对晶片表面进行保护的前处理。另外，虽说为干式工艺，但尚未实现完全的干式工艺。需要说明的是，与刀片切割方式相比，激光切割方式能够使处理速度高速化。但是，在逐一生产线进行加工时并无变化，且在极小芯片的制造中相应地要花费时间。另外，也有以水压进行切割的喷水(waterjet)方式等使用湿式工艺的方式。在该方式中，在MEMS器件或CMOS传感器等需要高度地抑制表面污染的材料中有可能引起问题。另外，在切口宽度的窄小化方面存在限制，所得到的芯片的收率也低。另外，还已知在晶片的厚度方向上通过激光而形成改性层，并扩张、分割而单片化的隐形切割(stealthdicing)方式。该方式具有能够使切口宽度为零、能利用干式进行加工的优点。然而，有因改性层形成时的热历史而使芯片抗弯强度降低的倾向，另外，在扩张、分割时有时会产生硅屑。此外，与相邻芯片的碰撞有可能引起抗弯强度不足。此外，作为将隐形切割与先切割合并的方式，有应对窄划线宽度的芯片单片化方式，该方式在薄膜化之前先以规定的厚度形成改性层，然后从背面进行磨削加工而同时进行薄膜化与向芯片的单片化。该技术可改善上述工艺的缺点，在晶片背面磨削加工中利用应力将硅的改性层劈开而单片化，因此具有切口宽度为零而芯片收率高、抗弯强度也提升的优点。但是，由于在背面磨削加工中进行单片化，因而有时会发现芯片端面与相邻芯片碰撞而导致芯片角缺损的现象。除此之外，还有等离子体切割方式(例如，参照专利文献1)。等离子体切割方式为下述方法：通过用等离子体选择性地蚀刻未被掩模覆盖的部位，从而对半导体晶片进行分割。若使用该切割方法，则能够选择性地进行芯片的分割，即便切割线弯曲也能没有问题地分割。另外，由于蚀刻速率非常高，因而近年来一直被视为最适于芯片分割的工艺之一。在等离子体切割方式中，将六氟化硫(SF6)或四氟化碳(CF4)等与晶片的反应性非常高的氟系气体用作等离子体产生用气体，由于其蚀刻速率高，因而对于不进行蚀刻的面必须利用掩模进行保护，需要事先形成掩模。为了形成该掩模，如专利文献1中记载的那样，通常采用下述技术：在晶片的表面涂布抗蚀剂后，利用光刻工艺去除与切割道相当的部分而形成掩模。因此，以往需要等离子体切割设备以外的光刻工序设备。另外，在等离子体蚀刻后处于残留有掩模(抗蚀膜)的状态，因而为了去除掩模需要使用大量的溶剂，即便如此有时也无法完全去除掩模，有时还会产生不良芯片。此外，由于经过利用抗蚀剂的遮蔽工序，因而还存在整体的处理工艺变长的不良情况。现有技术文献专利文献专利文献1：日本特开2007-19385号公报
技术实现思路
专利技术所要解决的课题在如上所述的现有技术中，存在芯片成本升高的问题，从抑制成本等方面出发需要不同的手段。另外，半导体芯片的厚度近年来具有越来越薄的趋势，在将半导体晶片背面进行背面磨削至如此薄的情况下，也需要与半导体晶片的图案面良好地密合而有效地保护图案面。并且，在掩模一体型表面保护带中，在半导体晶片的背面磨削后，为了从掩模一体型表面保护带仅使掩模材料(层)残留在半导体晶片的图案面上，在粘合剂层与掩模材料层之间进行剥离，因此该剥离必须容易且能够无残胶地进行剥离。在现有技术中，为了使剥离工序中的粘合剂层与掩模材料层的剥离容易，需要适当进行调整，降低粘合剂层或掩模材料层的高弹性化或密合力等。在上述剥离中，需要能够简单地使掩模材料层露出于晶片表面，需要利用SF6等离子体更可靠地、高精度地将晶片切割成芯片。进而在等离子体切割后(晶片的分割后)，需要利用O2等离子体更可靠地去除掩模材料层的掩模材料而高度地抑制不良芯片的产生。但是，在上述剥离工序中，若使粘合剂层或掩模材料层高弹性化，则在形成于半导体晶片上的电路图案的凹凸大的情况下无法充分密合，有可能引起下述所谓渗流等，即，在背面磨削时包含硅磨削屑的磨削水从掩模材料一体型表面保护带与半导体晶片的间隙进入而污染半导体晶片电路面。另外，在降低掩模材料层的密合力而使与粘合层的剥离容易的情况下，半导体晶片与掩模材料的密合力也降低，产生渗流的可能性高。因此，本专利技术的课题在于提供一种掩模一体型表面保护带，其为等离子体切割方式用，所述掩模一体型表面保护带在薄膜化程度大的背面磨削工序中的半导体晶片的图案面的保护性、表面保护带的掩模材料层从基材膜的剥离性优异，残胶少，不良芯片的产生少。另外，本专利技术的课题在于提供一种无需光刻工艺的掩模一体型表面保护带。除此以外，本专利技术的课题在于提供一种掩模一体型表面保护带，其能够如此高度地抑制不良芯片的产生，并且可以在生产率高、加工工艺短的情况下低成本地制造半导体芯片。用于解决课题的手段即，根据本专利技术，提供以下的手段。[1]一种掩模一体型表面保护带，其为在包括下述工序(a)～(d)的半导体芯片的制造中使用的掩模一体型表面保护带，其特征在于，其具有基材膜和设置于上述基材膜上的掩模材料层，剥离上述掩模材料层后的面的上述基材膜的润湿张力为20.0mN/m以上48.0mN/m以下，依照JISB0601进行测定时，剥离上述掩模材料层后的面的上述基材膜的表面粗糙度Ra为0.05μm以上2.0μm以下的范围。(a)在将掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框架进行支持固定的工序；(b)将上述掩模一体型表面保护带的基材膜剥离而使上述掩模材料层露本文档来自技高网...

【技术保护点】
1.一种掩模一体型表面保护带，其为在包括下述工序(a)～(d)的半导体芯片的制造中使用的掩模一体型表面保护带，其特征在于，其具有基材膜和设置于所述基材膜上的掩模材料层，剥离所述掩模材料层后的面的所述基材膜的润湿张力为20.0mN/m以上48.0mN/m以下，依照JIS B0601进行测定时，剥离所述掩模材料层后的面的所述基材膜的表面粗糙度Ra为0.05μm以上2.0μm以下的范围，(a)在将掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框架进行支持固定的工序；(b)将所述掩模一体型表面保护带的基材膜剥离而使所述掩模材料层露出于表面，之后利用激光将该掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；(c)通过SF6等离子体以所述切割道分割半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和(d)通过O2等离子体去除所述掩模材料层的灰化工序。

【技术特征摘要】
【国外来华专利技术】2016.08.29 JP 2016-1671481.一种掩模一体型表面保护带，其为在包括下述工序(a)～(d)的半导体芯片的制造中使用的掩模一体型表面保护带，其特征在于，其具有基材膜和设置于所述基材膜上的掩模材料层，剥离所述掩模材料层后的面的所述基材膜的润湿张力为20.0mN/m以上48.0mN/m以下，依照JISB0601进行测定时，剥离所述掩模材料层后的面的所述基材膜的表面粗糙度Ra为0.05μm以上2.0μm以下的范围，(a)在将掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框架进行支持固定的工序；(b)将所述掩模一体型表面保护带的基材膜剥离而使所述掩模材料层露出于表面，之后利用激光将该掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；(c)通过SF6等离子体以所述切割道分割半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和(d)通过O2等离子体去除所述掩模材料层的灰化工序。2.如权利要求1所述的掩模一体型表面保护带，其特征在于，所述掩模一体型表面保护带的掩模材料为辐射固化型。3.如权利要求1或2...

【专利技术属性】
技术研发人员：五岛裕介，横井启时，
申请(专利权)人：古河电气工业株式会社，
类型：发明
国别省市：日本,JP