使用延迟因果更新的突触前学习制造技术

一种处理器或集成电路包括用于存储多个神经形态状态的权重值的存储器以及耦合至所述存储器的电路系统。所述电路系统用于检测突触前神经形态状态的传入数据信号并且响应于检测到所述传入数据信号而启动所述突触前神经形态状态的时间窗口。所述电路系统进一步用于响应于检测到所述时间窗口的结束：从所述存储器中检索突触后神经形态状态的权重值，在所述时间窗口期间针对所述突触后神经形态状态生成传出数据信号，所述突触后神经形态状态是所述突触前神经形态状态的扇出连接；根据学习函数执行对所述权重值的因果更新，以生成经更新的权重值；并且将所述经更新的权重值存储回至所述存储器。

Presynaptic learning using delayed causal updating

【技术实现步骤摘要】
【国外来华专利技术】使用延迟因果更新的突触前学习本公开涉及场神经形态计算，并且具体地涉及能够使用延迟因果更新进行突触前学习的电路。
技术介绍
神经元组表示神经形态计算系统中的核心计算块。术语“神经形态”是指被设计用于模拟神经系统中存在的神经生物架构以便部分地克服机器学习系统中的并行计算瓶颈的电子电路系统。这些系统被设计用于处理如图像和声音等传感数据，并且以未专门编程到系统的方式响应数据变化。神经形态计算系统中的“神经元”是由核心计算块更新的神经形态状态(或组神经形态状态)，并且包含相关联的存储器，所述存储器有时称为突触或突触存储器。附图说明图1是根据本公开的实施例的具有处理器核详细信息的神经形态计算系统的框图。图2是框图，展示了根据本公开的实施例的使用尖峰时间依赖可塑性(STDP)算法来更新互连神经形态状态。图3是一系列图示，展示了根据本公开的实施例的应用于权重值的不同学习函数。图4是图示，展示了典型时间步长的子时段，所述子时段是用于时间更新状态和神经形态状态的权重值的时间段。图5是框图，展示了标识图1的权重存储器的权重表内的位置的指针表。图6A、图6B和图6C分别是根据本公开的实施例的在其间执行非因果更新、执行因果和非因果更新以及执行因果更新的时间窗口的框图。图7A、图7B、图7C和图7D是图示，展示了根据本公开的实施例的两种学习算法随着用于传出数据信号生成的不应期的增大而收敛。图8是图示，展示了根据本公开的实施例的图7A、图7B、图7C和图7D的两种算法之间的最终权重值的比较。图9是根据本公开的实施例的用于使用延迟因果更新执行突触前学习的方法的流程图。图10A是框图，展示了根据一个实施例的有序流水线和寄存器重命名级、乱序发布/执行流水线。图10B是框图，展示了处理器的微架构，所述处理器可以执行图1的处理器核的操作。图11展示了处理器的微结构的框图，所述处理器包括用于执行图1的处理器核的至少一些操作的逻辑电路。图12是根据一种实施方式的计算机系统的框图。图13是根据另一种实施方式的计算机系统的框图。图14是根据一种实施方式的芯片上系统的框图。图15展示了计算系统的框图的另一种实施方式。图16展示了计算系统的框图的另一种实施方式。具体实施方式人工神经网络(ANN)是在生物神经网络(动物的中枢神经系统，特别是大脑)之后建模的处理设备的网络，所述生物神经网络用于估计或近似可能依赖于通常未知的大量输入的函数。ANN可以在层中组织。这些层可以包括一定数量的互连节点，这些互连节点包含激活函数，如以某种顺序触发节点的激活的逻辑。(例如，图像、声音等的)图案可以经由输入层呈现给ANN，所述输入层与一个或多个处理层(在本领域中称为隐藏层)通信，在所述处理层，经由具有例如包括连接权重的加权连接系统完成实际处理。在ANN展开对输入图案的识别时，连接权重是根据学习逻辑定义节点之间的连接的权重值。处理层可以链接至输出层，在所述输出层，将结果输出至输出节点。因此，学习逻辑可以根据应用于输入图案的之前学习修改连接的权重值。在某种意义上，ANN可以通过示例学习，例如，学习基于对象或声音与先前学习的已知对象或声音的相似性识别所述对象或声音。神经形态计算系统(以下“系统”)根据应用程序和工作负载需求映射不同的ANN拓扑。ANN拓扑是指ANN的节点互连并且数据流动的方式(例如，前馈神经网络、各种径向基函数(RBF)网络等)。为了执行到ANN拓扑的此映射，系统努力调整驱动这些系统的参数，以实现尽可能好的性能。这些参数是指影响神经元内算术计算的各个因素，所述因素确定对神经形态状态的更新。所述系统可以由一系列处理器核(或其他集成电路)构成，以实施ANN拓扑映射的节点。所述处理器核心允许以类似于生物大脑的方式处理学习算法的分布。每个处理器核可以包括一定数量的神经元，每个神经元被表示为一个或多个神经形态状态。因此，为简单起见，神经元在本文中被称为神经形态状态，但是应理解，对于每个神经元可以存在多于一个神经形态状态。在一个实施例中，系统可以执行基于尖峰时间依赖可塑性(STDP)的学习。STDP是Hebbian学习法的时间非对称形式，所述Hebbian学习法是由突触前和扇出连接的突触后神经形态状态尖峰之间的紧密时间相关性诱导的。扇入和扇出神经形态状态与相邻的神经形态状态有关，对于所述相邻的神经形态状态调整连接权重执行学习。术语“尖峰”与生物系统中的动作电位作类比，是指标识至少一种神经形态状态的数据信号，并且为了便于讨论，在本文中将被称为“数据信号”或仅称为“信号”。突触前神经形态状态是将输出信号发送至通过连接权重加权的其扇出连接的神经形态状态的神经形态状态。突触后神经形态状态是从其扇入连接的神经形态状态(突触前神经形态状态)接收信号和相关联的权重的神经形态状态。如果突触前神经形态状态早于突触后神经形态状态生成信号，则突触前信号诱发突触后神经形态状态的发信号活动的可能性很高，并且因此具有因果关系。相比之下，发生在突触后信号之后的突触前信号具有非因果关系，因为所述突触前信号不导致突触后神经形态状态的发信号活动。因此，可能成为突触后神经形态状态的刺激的原因的输入更有可能在未来作出贡献，相反不是突触后信号的原因的输入不太可能在未来作出贡献。注意这些相关性构成学习过程。到目前为止，学习算法已经要求双向权重更新，例如，在突触前神经形态状态信号和突触后神经形态状态信号两者的情况下对连接权重的更新。在突触后信号的情况下，如果当前学习时间窗口(以下“时间窗口”)中存在突触前信号，则连接权重的权重值增大，这被称为因果更新。然而，在突触前信号的情况下，如果前一时间窗口中存在突触后信号，则权重值减小，这被称为非因果更新。因此，例如，对于非因果更新下的突触前神经形态状态，扇出突触后神经形态状态的信息在突触存储器(以下“权重存储器”)中是可用的。然而，由于对反向扇入信息的检索，更复杂的是使扇入突触前神经形态状态的信息对用于因果更新的突触后神经形态状态是可用的。在一个实施例中，在权重存储器中使用存储器密集的交叉阵列，以确保查找用于因果更新的突触前扇入信息的能力。这可能是更加昂贵的方法，特别在稀疏连接的ANN中。例如，在交叉存储器架构中，可以使用行地址水平地以及使用列地址竖直地访问存储器中的位位置。在当前示例中，基于交叉的存储器将包括在一个方向上排序的所有突触前神经形态状态，而所有突触后神经形态状态在另一个方向上排序。需要此许多存储器位置使得存储器更贵并且访问更慢。为了避免对存储器中用于进行因果更新的反向扇入查找的需求，当前架构提供延迟因果更新以便对用于突触前连接权重的存储器采用前瞻性访问。这可以通过当每个神经形态状态突增时为此神经形态状态定义时间窗口来执行，例如，当针对突触前神经形态状态接收传入数据信号时，以及在针对突触后神经形态状态生成传出数据信号时。在一个实施例中，硬件队列可以用于时间窗口跟踪，例如，其中突触前信号和突触后信号事件在时间窗口内流过所述队列。在一个示例中，时间窗口被时间步长分区。术语“时间步长”是指通过一定数量时钟周期定义的时间段，通常在毫秒时间范围内。在一个实施例中，所述硬件队列可以用一组计数器实施。例如，可以为每个神经形态状态分配计数器，所述计数器在神经形态状态突增本文档来自技高网...

【技术保护点】
1.一种处理器，包括：存储器，用于存储多个神经形态状态的权重值；以及耦合至所述存储器的电路系统，所述电路系统用于：检测突触前神经形态状态的传入数据信号；响应于检测到所述传入数据信号而启动所述突触前神经形态状态的时间窗口；以及响应于检测到所述时间窗口的结束：从所述存储器中检索突触后神经形态状态的权重值，在所述时间窗口期间针对所述突触后神经形态状态生成传出数据信号，所述突触后神经形态状态是所述突触前神经形态状态的扇出连接；根据学习函数执行对所述权重值的因果更新，以生成经更新的权重值；以及将所述经更新的权重值存储回所述存储器。

【技术特征摘要】
【国外来华专利技术】2016.10.14 US 15/294,6661.一种处理器，包括：存储器，用于存储多个神经形态状态的权重值；以及耦合至所述存储器的电路系统，所述电路系统用于：检测突触前神经形态状态的传入数据信号；响应于检测到所述传入数据信号而启动所述突触前神经形态状态的时间窗口；以及响应于检测到所述时间窗口的结束：从所述存储器中检索突触后神经形态状态的权重值，在所述时间窗口期间针对所述突触后神经形态状态生成传出数据信号，所述突触后神经形态状态是所述突触前神经形态状态的扇出连接；根据学习函数执行对所述权重值的因果更新，以生成经更新的权重值；以及将所述经更新的权重值存储回所述存储器。2.如权利要求1所述的处理器，其特征在于，用于执行所述因果更新是用于根据所述学习函数增大所述权重值。3.如权利要求1所述的处理器，其特征在于，进一步包括耦合至所述电路系统的一组计数器，所述一组计数器包括：第一计数器，所述第一计数器与所述突触前神经形态状态相关联，用于跟踪时间步长通过所述时间窗口；以及第二计数器，所述第二计数器与所述突触后神经形态状态相关联，其中，所述电路系统进一步用于通过检测所述第二计数器非零来检测所述传出数据信号的生成。4.如权利要求1所述的处理器，其特征在于，响应于检测到所述时间窗口的所述结束，所述电路系统进一步用于：从所述存储器中检索第二突触后神经形态状态的第二权重值，在所述时间窗口期间针对所述第二突触后神经形态状态生成第二传出数据信号，所述第二突触后神经形态状态也是所述突触前神经形态状态的扇出连接；根据所述学习函数执行对所述第二权重值的因果更新，以生成经更新的第二权重值；以及将所述经更新的第二权重值存储回所述存储器。5.如权利要求1所述的处理器，其特征在于，所述存储器中的所述权重值是根据突触前神经形态状态和相应的突触后神经形态状态来在权重表中索引的。6.如权利要求5所述的处理器，其特征在于，所述存储器进一步用于存储包括多个指针的指针表，每个指针用于标识突触前神经形态状态在所述权重表内的起始位置。7.如权利要求1所述的处理器，其特征在于，响应于检测到所述突触前神经形态状态的所述传入数据信号，所述电路系统进一步用于：从所述存储器中检索第二突触后神经形态状态的第二权重值，在前一时间窗口期间针对所述第二突触后神经形态状态生成传出数据信号，所述第二突触后神经形态状态是所述突触前神经形态状态的扇出连接；根据所述学习函数执行对所述第二权重值的非因果更新，以生成经更新的第二权重值；以及将所述经更新的第二权重值存储回所述存储器。8.如权利要求1所述的处理器，其特征在于，所述电路系统进一步用于将不应期设置为由所述时间窗口定义的至少数个时间步长的时段，所述不应期定义生成所述传出数据信号之间的最小时间步长数量。9.如权利要求1所述的处理器，其特征在于，响应于在所述时间窗口期间检测到所述突触后神经形态状态的第二传出数据信号的生成，所述电路系统进一步用于忽略所述第二传出数据信号的所述生成。10.一种集成电路，包括：存储器，用于存储多个神经形态状态的权重值；以及耦合至所述存储器的电路系统，所述电路系统用于：检测突触前神经形态状态的传入数据信号；响应于检测到所述传入数据信号而启动所述突触前神经形态状态的时间窗口；以及响应于在所述时间窗口的结束之前检测到第二传入数据信号的到达：从所述存储器中检索突触后神经形态状态的权重值，在所述时间窗口期间针对所述突触后神经形态状态生成传出数据信号，所述突触后神经形态状态是所述突触前神经形态状态的扇出连接；根据学习函数执行对所述权重值的因果更新，以生成经更新的权重值；根据所述学习函数执行对所述经更新的权重值的非因果更新，以生成经两次更新的权重值；以及将所述经两次更新的权重值存储回所述存储器。11.如权利要求10所述的集成电路，其特征在于，用于执行所述因果更新是用于根据所述学习函数增大所述权重值，并且用于执行所述非因果更新是用于根据所述学习函数减小所述经更新的权重值。12.如权利要求10所述的集成电路，其特征在于，进一步包括耦合至所述电路系统的一组计数器，所述一组计数器包括：第一计数器，所述第一计数器与所述突触前神经形态状态相关联，用于跟踪时间步长通过所述时间窗口；以及第二计数器，所述第二计数器与所述突触后神经形态状态相关联，其中，所述电路系统进一步用于通过检测所述第二计数...

【专利技术属性】
技术研发人员：S·保尔，C·奥古斯丁，M·M·科拉，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US