一种温度补偿的CMOS张弛振荡器电路制造技术

本发明专利技术公开了一种温度补偿的CMOS张弛振荡器电路，包括RC充放电网络、迟滞比较器、PD控制模块、缓冲器、二分频；RC充放电网络包含第一电阻、第二电阻、电容，缓冲器包含第一反相器、第二反相器；第一电阻的一端与PD控制模块的输出端、缓冲器的输入端连接，另一端与电容、迟滞比较器的输入端连接，第二电阻的一端与电容连接,另一端与缓冲器的第一反相器的输出端以及第二反相器的输入端、二分频的输入端连接；迟滞比较器的输出端与PD控制模块的第一输入端连接；PD控制模块的输出端与缓冲器的输入端连接，PD控制模块的第二输入端与外部控制信号PD连接；缓冲器的输出端与二分频的输入端连接。本发明专利技术在温度补偿和电源敏感性上均得到了提高，降低了电路关断时的漏电流。

【技术实现步骤摘要】
一种温度补偿的CMOS张弛振荡器电路
本专利技术涉及一种振荡器电路，尤其涉及一种在一定温度范围内稳定输出频率的张弛振荡器电路，属于集成电路领域。
技术介绍
振荡器被广泛应用于集成电路中以提供时钟信号等目的，有一些应用要求振荡器能在大的温度变化内保持稳定，且同时对功耗和面积有着严苛的要求。例如在无线传感器网络(WSNs)中，每个节点由厘米级甚至毫米级设备组成，这些微小的设备将为环境、生物医学、军事和工业应用提供无处不在的传感器平台。无线通信时钟的功耗、大小和频率稳定性是毫米级无线传感器网络(WSNs)的主要问题。晶体振荡器由于对PVT变化的抑制作用好，而被通常应用于无线传感器网络(WSNs)中，但是晶体振荡器的尺寸是阻碍节点微型化趋势的一个巨大障碍，并且晶体振荡器的频率鲁棒性是以牺牲功耗为代价的。
技术实现思路
本专利技术的目的是克服和解决上述问题，提供一种温度补偿的张弛振荡器电路，在降低功耗和面积的前提下，同时提供足够的精度。本专利技术采用的技术方案如下：一种温度补偿的CMOS张弛振荡器电路，所述电路包括RC充放电网络、迟滞比较器、PD控制模块、缓冲器、二分频；其中，RC充放电网络包含第一电阻、第二电阻、电容，缓冲器包含第一反相器、第二反相器；第一电阻的一端与PD控制模块的输出端、缓冲器的输入端相连接，第一电阻的另一端与电容、迟滞比较器的输入端相连接，第二电阻的一端与电容相连接,第二电阻的另一端与缓冲器的第一反相器的输出端以及第二反相器的输入端、二分频的输入端相连接；迟滞比较器的输出端与PD控制模块的第一输入端相连接；PD控制模块的输出端与缓冲器的输入端相互连接，PD控制模块的第二输入端与外部控制信号PD相连接；缓冲器的输出端与二分频的输入端相连接；所述迟滞比较器、PD控制模块、缓冲器中的所有MOS管采用级联方式连接。进一步地，第一电阻是具有低负温度系数的p型多晶硅电阻(非硅化)、N型多晶硅电阻(非硅化)、或高阻多晶硅电阻，第二电阻是具有低负温度系数p型多晶硅电阻(非硅化)、或具有正温度系数的扩散电阻。进一步地，电容为由第零电容、第一电容、第一开关、第二电容、第二开关、第三电容、第三开关、第四电容、第四开关组成的4位电容修调阵列，第一电阻与第零电容一端、第一开关的一端、第二开关的一端、第三开关的一端、第四开关的一端、迟滞比较器的输入端相连接，第一开关的另一端与第一电容的一端相连接，第二开关的另一端与第二电容的一端相连接，第三开关的另一端与第三电容的一端相连接，第四开关的另一端与第四电容的一端相连接，第零电容另一端与第一电容的另一端、第二电容的另一端、第三电容的另一端、第四电容的另一端、第二电阻的一端相连接。进一步地，所述迟滞比较器含有第三电阻、第四电阻、第一P型MOS管、第二P型MOS管、第三P型MOS管、第四P型MOS管、第五P型MOS管、第六P型MOS管、第一N型MOS管、第二N型MOS管、第三N型MOS管、第四N型MOS管、第五N型MOS管、第六N型MOS管，第三电阻与第四电阻的比值控制RC充放电网络输出信号的翻转点电平，并输出高低电平信号给到PD控制模块的第一输入端；迟滞比较器电路按以下方式连接：第三电阻的一端与RC充放电网络的输出端相连接，第三电阻的另一端与第四电阻的一端、第一P型MOS管的栅极、第二P型MOS管的栅极、第三P型MOS管的栅极、第一N型MOS管的栅极、第二N型MOS管的栅极、第三N型MOS管的栅极相连接，第一P型MOS管的源极与电源相连接，第一P型MOS管的漏极与第二P型MOS管的源极相连接，第二P型MOS管的漏极与第三P型MOS管的源极相连接，第三P型MOS管的漏极与第一N型MOS管的漏极、第四P型MOS管的栅极、第五P型MOS管的栅极、第六P型MOS管的栅极相连接，第一N型MOS管的源极与第二N型MOS管的漏极相连接，第二N型MOS管的源极与第三N型MOS管的漏极相连接，第三N型MOS管的漏极与地相连接，第四P型MOS管的源极与电源相连接，第四P型MOS管的漏极与第五P型MOS管的源极相连接，第五P型MOS管的漏极与第六P型MOS管的源极相连接，第六P型MOS管的漏极与第四N型MOS管的漏极、PD控制模块的输入端相连接，第四N型MOS管的源极与第五N型MOS管的漏极相连接，第五N型MOS管的源极与第六N型MOS管的漏极相连接，第六N型MOS管的源极与地相连接。进一步地，所述PD控制模块包括第七至第十P型MOS管、第七至第八N型MOS管组成的与非门，由外部信号PD控制模块电路是否工作；PD控制模块电路按以下方式连接：第七P型MOS管的栅极与第八P型MOS管的栅极、第七N型MOS管的栅极、迟滞比较器的输出端相连接，第七P型MOS管的源极与电源相连接，第七P型MOS管的漏极与第八P型MOS管的源极相连接，第九P型MOS管的栅极与第十P型MOS管的栅极、第八N型MOS管的栅极、外部控制信号PD相连接，第九P型MOS管的源极与电源相连接，第九P型MOS管的漏极与第十P型MOS管的源极相连接，第八P型MOS管的漏极与第十P型MOS管的漏极、第七N型MOS管的漏极、缓冲器的输入端相连接，第七N型MOS管的源极与第八N型MOS管的漏极相连接，第八N型MOS管的源极与地相连接。进一步地，所述缓冲器含有第十一至第十四P型MOS管，第九至第十二N型MOS管组成的缓冲器用以对PD控制模块的输出端波形信号的整形，并对RC充放电网络的充放电时间进行控制；缓冲器电路按以下方式连接：第十一P型MOS管的栅极与第十二P型MOS管的栅极、第九N型MOS管的栅极、第十N型MOS管的栅极、PD控制模块的输出端相连接，第十一P型MOS管的源极与电源相连接，第十一P型MOS管的漏极与第十二P型MOS管的源极相连接，第十二P型MOS管的漏极与第九N型MOS管的漏极、第十三P型MOS管的栅极、第十四P型MOS管的栅极、第十一N型MOS管的栅极、第十二N型MOS管的栅极、RC充放电网络的第二电阻的另一端相连接，第九N型MOS管的源极与第十N型MOS管的漏极相连接，第十N型MOS管的源极与地相连接，第十三P型MOS管的源极与电源相连接，第十三P型MOS管的漏极与第十四P型MOS管的源极相连接，第十四P型MOS管的漏极与第十一N型MOS管的漏极、二分频的输入端相连接，第十一N型MOS管的源极与第十二N型MOS管的漏极相连接，第十二N型MOS管的源极与地相连接。进一步地，所述二分频包括第一两输入与非门、第二两输入与非门、第一至第四传输门、第三至第六反相器，对缓冲器的输出端频率信号进行二分频，输出占空比50％的频率信号；二分频电路按以下方式连接：第一两输入与非门的第一输入端与第一传输门的一端、第二传输门的一端相连接，第一两输入与非门的第二输入端与外部控制信号RESET相连接，第一两输入与非门的输出端与第三反相器的输入端、第三传输门的一端相连接，第三反相器的输出端与第一传输门的另一端相连接，第三传输门的另一端与第四传输门的一端、第四反相器的输入端相连接，第四反相器的输出端与第二两输入与非门的第一输入端、第五反相器的输入端相连接，第二两输入与非门的第二输入端与外部控制信号RESET相连接，第二两输入与非门的输出端与第四传输门的另一端相本文档来自技高网...

【技术保护点】
1.一种温度补偿的CMOS张弛振荡器电路，其特征在于：所述电路包括RC充放电网络（1）、迟滞比较器（2）、PD控制模块（3）、缓冲器（4）、二分频（5）；其中，RC充放电网络（1）包含第一电阻、第二电阻、电容，缓冲器（4）包含第一反相器、第二反相器；第一电阻的一端与PD控制模块（3）的输出端、缓冲器（4）的输入端相连接，第一电阻的另一端与电容、迟滞比较器（2）的输入端相连接，第二电阻的一端与电容相连接, 第二电阻的另一端与缓冲器（4）的第一反相器的输出端以及第二反相器的输入端、二分频（5）的输入端相连接；迟滞比较器（2）的输出端与PD控制模块（3）的第一输入端相连接；PD控制模块（3）的输出端与缓冲器（4）的输入端相互连接，PD控制模块（3）的第二输入端与外部控制信号PD相连接；缓冲器（4）的输出端与二分频（5）的输入端相连接；所述迟滞比较器（2）、PD控制模块（3）、缓冲器（4）中的所有MOS管采用级联方式连接。

【技术特征摘要】
1.一种温度补偿的CMOS张弛振荡器电路，其特征在于：所述电路包括RC充放电网络（1）、迟滞比较器（2）、PD控制模块（3）、缓冲器（4）、二分频（5）；其中，RC充放电网络（1）包含第一电阻、第二电阻、电容，缓冲器（4）包含第一反相器、第二反相器；第一电阻的一端与PD控制模块（3）的输出端、缓冲器（4）的输入端相连接，第一电阻的另一端与电容、迟滞比较器（2）的输入端相连接，第二电阻的一端与电容相连接,第二电阻的另一端与缓冲器（4）的第一反相器的输出端以及第二反相器的输入端、二分频（5）的输入端相连接；迟滞比较器（2）的输出端与PD控制模块（3）的第一输入端相连接；PD控制模块（3）的输出端与缓冲器（4）的输入端相互连接，PD控制模块（3）的第二输入端与外部控制信号PD相连接；缓冲器（4）的输出端与二分频（5）的输入端相连接；所述迟滞比较器（2）、PD控制模块（3）、缓冲器（4）中的所有MOS管采用级联方式连接。2.如权利要求1所述的一种温度补偿的CMOS张弛振荡器电路，其特征在于：第一电阻是具有低负温度系数的p型多晶硅电阻（非硅化）、N型多晶硅电阻（非硅化）、或高阻多晶硅电阻，第二电阻是具有低负温度系数p型多晶硅电阻（非硅化）、或具有正温度系数的扩散电阻。3.如权利要求1所述的一种温度补偿的CMOS张弛振荡器电路，其特征在于：电容为由第零电容、第一电容、第一开关、第二电容、第二开关、第三电容、第三开关、第四电容、第四开关组成的4位电容修调阵列，第一电阻与第零电容一端、第一开关的一端、第二开关的一端、第三开关的一端、第四开关的一端、迟滞比较器（2）的输入端相连接，第一开关的另一端与第一电容的一端相连接，第二开关的另一端与第二电容的一端相连接，第三开关的另一端与第三电容的一端相连接，第四开关的另一端与第四电容的一端相连接，第零电容另一端与第一电容的另一端、第二电容的另一端、第三电容的另一端、第四电容的另一端、第二电阻的一端相连接。4.如权利要求1所述的一种温度补偿的CMOS张弛振荡器电路，其特征在于：所述迟滞比较器（2）含有第三电阻、第四电阻、第一P型MOS管、第二P型MOS管、第三P型MOS管、第四P型MOS管、第五P型MOS管、第六P型MOS管、第一N型MOS管、第二N型MOS管、第三N型MOS管、第四N型MOS管、第五N型MOS管、第六N型MOS管，第三电阻与第四电阻的比值控制RC充放电网络（1）输出信号的翻转点电平，并输出高低电平信号给到PD控制模块（3）的第一输入端；迟滞比较器（2）电路按以下方式连接：第三电阻的一端与RC充放电网络（1）的输出端相连接，第三电阻的另一端与第四电阻的一端、第一P型MOS管的栅极、第二P型MOS管的栅极、第三P型MOS管的栅极、第一N型MOS管的栅极、第二N型MOS管的栅极、第三N型MOS管的栅极相连接，第一P型MOS管的源极与电源相连接，第一P型MOS管的漏极与第二P型MOS管的源极相连接，第二P型MOS管的漏极与第三P型MOS管的源极相连接，第三P型MOS管的漏极与第一N型MOS管的漏极、第四P型MOS管的栅极、第五P型MOS管的栅极、第六P型MOS管的栅极相连接，第一N型MOS管的源极与第二N型MOS管的漏极相连接，第二N型MOS管的源极与第三N型MOS管的漏极相连接，第三N型MOS管的漏极与地相连接，第四P型MOS管的源极与电源相连接，第四P型MOS管的漏极与第五P型MOS管的源极相连接，第五P型MOS管的漏极与第六P型MOS管的源极相连接，第六P型MOS管的漏极与第四N型MOS管的漏极、PD控制模块（3）的输入端相连接，第四N型MOS管的源极与第五N型MOS管的漏极相连接，第五N型MOS...

【专利技术属性】
技术研发人员：谢亮，吴唐政，张文杰，金湘亮，
申请(专利权)人：湘潭芯力特电子科技有限公司，
类型：发明
国别省市：湖南,43