一种半导体器件及制备方法、电子装置制造方法及图纸

本发明专利技术提供了一种半导体器件及制备方法、电子装置。所述半导体器件包括：衬底；浮栅结构，位于所述衬底上，其中所述浮栅结构包括堆叠的第一掺杂层和第二掺杂层，所述第一掺杂层和所述第二掺杂层具有不同的掺杂类型；控制栅，隔离地设置于所述浮栅结构上。所述浮栅结构中由于具有不同类型的掺杂区，因此可以形成结，这种结构可以改变存储电子的位置，可以消除所述电子从所述隧穿氧化物层逃离(de‑trap)，由此可以进一步提高数据的保持性能。

【技术实现步骤摘要】
一种半导体器件及制备方法、电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及制备方法、电子装置。
技术介绍
闪存(flashmemory)是一种非易失性半导体存储器，其被设计用于执行可擦写可编程只读存储器的编程方法以及电可擦写可编程只读存储器的擦写方法，并且闪存通常被命名为快闪。闪存不仅可以在断电时保持已存储的信息，而且还可以自由的输入和输出信息，因此，被广泛的应用于各个领域。浮栅结构存储器是重要的闪存器件中的一种，是目前被大量使用和普遍认可的主流存储器类型，广泛的应用于电子和计算机行业。随着特征尺寸进入纳米级，减小存储单元的尺寸的同时提高存储数据写入、读取、擦除和保持性能，成为目前浮栅存储器发展的方向，随着栅极介电层越来越薄，存储器的保持性能越来越重要。因此，如何改善器件的保持性能，成为器件需要解决的问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在的问题，本专利技术一方面提供了一种半导体器件，所述半导体器件包括：衬底；浮栅结构，位于所述衬底上，其中所述浮栅结构包括堆叠的第一掺杂层和第二掺杂层，所述第一掺杂层和所述第二掺杂层具有不同的掺杂类型；控制栅，隔离地设置于所述浮栅结构上。可选地，所述第一掺杂层和所述第二掺杂层接触的界面上沿堆叠方向形成有耗尽区，所述耗尽区向所述第一掺杂层扩散的厚度小于所述第一掺杂层的厚度，所述耗尽区向所述第二掺杂层扩散的厚度小于所述第二掺杂层的厚度。可选地，所述不同的掺杂类型选自P和As组成的组，或所述不同的掺杂类型选自In和Tl组成的组。可选地，所述第一掺杂层和所述第二掺杂层的掺杂浓度均大于1e14atom/cm3。可选地，在所述衬底和所述浮栅结构之间还形成有隧穿氧化物层。可选地，所述半导体器件还包括嵌于所述衬底中的隔离结构，其中所述隔离结构的顶部表面高于所述衬底的表面，所述隔离结构沿水平方向的至少一侧设置有所述浮栅结构。可选地，在所述浮栅结构和所述控制栅之间还形成有隔离层。本专利技术还提供了一种半导体器件的制备方法，所述方法包括：提供衬底；在所述衬底上形成浮栅结构，其中所述浮栅结构包括堆叠的第一掺杂层和第二掺杂层，所述第一掺杂层和所述第二掺杂层具有不同的掺杂类型；在所述浮栅结构上隔离地形成控制栅。可选地，形成所述第一掺杂层和所述第二掺杂层的方法包括：在所述衬底上形成浮栅材料层；对所述浮栅材料层进行第一离子注入步骤，以形成所述第一掺杂层；对所述浮栅材料层进行第二离子注入步骤，以在所述浮栅材料层的顶部形成所述第二掺杂层。可选地，所述浮栅材料层的厚度为300埃-600埃。可选地，在形成所述浮栅结构之前所述方法还包括：在所述衬底中形成嵌于所述衬底中的隔离结构，其中所述隔离结构的顶部表面高于所述衬底的表面；在所述衬底的表面上形成隧穿氧化物层。可选地，在形成所述第二掺杂层之后所述方法还进一步包括平坦化所述浮栅材料层至所述隔离结构顶部的步骤。可选地，形成所述隔离结构的方法包括：在所述衬底上依次形成垫氧化层和垫氮化物层；刻蚀所述垫氮化物层、所述垫氧化层和所述衬底，以形成浅沟槽；在所述浅沟槽中填充隔离材料层，所述隔离材料层的表面与所述垫氮化物层的表面平齐；去除所述氮化物层和所述垫氧化层，以露出所述衬底。可选地，所述第一掺杂层为N型掺杂，所述第二掺杂层为P型掺杂；或者所述第一掺杂层为P型掺杂，所述第二掺杂层为N型掺杂。可选地，在形成所述控制栅之前所述方法包括在所述浮栅结构上形成隔离层的步骤。本专利技术还提供了一种电子装置，所述电子装置包括上述的半导体器件。本申请提供了一种半导体器件及其制备方法，在所述半导体器件中所述浮栅结构包括由下往上堆叠的第一掺杂层和第二掺杂层，所述第一掺杂层和所述第二掺杂层具有不同的掺杂类型；所述浮栅结构中由于具有不同类型的掺杂区，因此可以形成结，这种结构可以改变存储电子的位置，可以消除所述电子从所述隧穿氧化物层逃离(de-trap)，由此可以进一步提高数据的保持性能。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1示出了本专利技术所述半导体器件结构的剖视图；图2A-2E出了本专利技术所述半导体器件结构的相关步骤形成的结构的剖视图；图3A-3C示出了本专利技术所述半导体器件进行编程、擦除时的结构示意图；图4示出了本专利技术所述半导体器件的制备工艺流程图；图5示出了根据本专利技术一实施方式的电子装置的示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。为了彻底理解本专利技术，将在下列的描述中提本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，所述半导体器件包括：衬底；浮栅结构，位于所述衬底上，其中所述浮栅结构包括堆叠的第一掺杂层和第二掺杂层，所述第一掺杂层和所述第二掺杂层具有不同的掺杂类型；控制栅，隔离地设置于所述浮栅结构上。

【技术特征摘要】
1.一种半导体器件，其特征在于，所述半导体器件包括：衬底；浮栅结构，位于所述衬底上，其中所述浮栅结构包括堆叠的第一掺杂层和第二掺杂层，所述第一掺杂层和所述第二掺杂层具有不同的掺杂类型；控制栅，隔离地设置于所述浮栅结构上。2.根据权利要求1所述的半导体器件，其特征在于，所述第一掺杂层和所述第二掺杂层接触的界面上沿堆叠方向形成有耗尽区，所述耗尽区向所述第一掺杂层扩散的厚度小于所述第一掺杂层的厚度，所述耗尽区向所述第二掺杂层扩散的厚度小于所述第二掺杂层的厚度。3.根据权利要求1所述的半导体器件，其特征在于，所述不同的掺杂类型选自P和As组成的组，或所述不同的掺杂类型选自In和Tl组成的组。4.根据权利要求1所述的半导体器件，其特征在于，所述第一掺杂层和所述第二掺杂层的掺杂浓度均大于1e14atom/cm3。5.根据权利要求1所述的半导体器件，其特征在于，在所述衬底和所述浮栅结构之间还形成有隧穿氧化物层。6.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括嵌于所述衬底中的隔离结构，其中所述隔离结构的顶部表面高于所述衬底的表面，所述隔离结构沿水平方向的至少一侧设置有所述浮栅结构。7.根据权利要求1所述的半导体器件，其特征在于，在所述浮栅结构和所述控制栅之间还形成有隔离层。8.一种半导体器件的制备方法，其特征在于，所述方法包括：提供衬底；在所述衬底上形成浮栅结构，其中所述浮栅结构包括堆叠的第一掺杂层和第二掺杂层，所述第一掺杂层和所述第二掺杂层具有不同的掺杂类型；在所述浮栅结构上隔离地形成控制栅。9.根...

【专利技术属性】
技术研发人员：刘建朋，陈勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31