一种半导体器件的制造方法和半导体器件技术

本发明专利技术提供一种半导体器件的制造方法和半导体器件，所述方法包括：提供半导体衬底，所述半导体衬底上形成有顶层金属层；在所述半导体衬底上形成第一钝化层以及位于所述第一钝化层中的应力缓冲层，所述应力缓冲层位于所述顶层金属层的上方；在所述应力缓冲层上形成焊垫，所述焊垫与所述顶层金属层电连接。根据本发明专利技术的半导体器件制造方法和半导体器件，在半导体器件的焊垫的底部设置应力缓冲层，利用应力缓冲层缓冲焊接头在引线键合过程中施加在焊垫的应力，避免了焊垫在键合过程中被砸碎；同时，因为将应力缓冲层设置在第一钝化层之中，并没有带来额外的薄膜应力，保证了半导体器件质量。

A Manufacturing Method of Semiconductor Devices and Semiconductor Devices

【技术实现步骤摘要】
一种半导体器件的制造方法和半导体器件
本专利技术涉及半导体制造领域，具体而言涉及一种半导体器件的制造方法和半导体器件。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，相应的，对集成电路的封装要求也越来越高；同时，随着集成电路单个半导体器件上的功能要求越来越多以及越来越高，为了实现更多的功能，必须在单位面积上实现更多的封装电路以实现多功能电路的外接。为了增加封装密度，实现更多的功能，现有设计中采用单位面积上布置更多的焊垫的方式，以实现多功能电路外接；与此同时，为了不增加半导体器件尺寸，焊垫的尺寸必须相应的缩小。在采用引线键合进行封装的工艺中，如球形键合头(ballbonding)在与焊垫结合的过程中，往往产生对焊垫的一个应力。随着焊垫尺寸的减小，应力施加在焊垫上得不到释放，往往造成焊垫被砸碎而产生缺陷。一种解决方法是，在半导体器件制造过程中增加焊垫的厚度。然而，在半导体器件制造过程中，形成与焊垫相连接的、连向晶体管的通孔和金属层的过程中往往采用低K介电层作为层间介电层进行绝缘和支撑，低K介电层材料使得半导体器件整体结构对于薄膜应力的敏感度增加，限制了在形成焊垫过程中形成的薄膜和焊垫的厚度，使得焊垫厚度在垂直方向上不能做得很厚。为此，本专利技术提供了一种新的半导体器件的制造方法和半导体器件，用以解决现有技术中的问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术提供了一种半导体器件的制造方法，所述方法包括：提供半导体衬底，所述半导体衬底上形成有顶层金属层；在所述半导体衬底上形成第一钝化层以及位于所述第一钝化层中的应力缓冲层，所述应力缓冲层位于所述顶层金属层的上方；在所述应力缓冲层上形成焊垫，所述焊垫与所述顶层金属层电连接。示例性的，所述应力缓冲层与所述第一钝化层具有相同的厚度，所述应力缓冲层为导电材料层。示例性的，所述应力缓冲层与所述焊盘设置为同一种材料。示例性的，在所述半导体衬底上形成第一钝化层以及位于所述第一钝化层中的应力缓冲层的步骤包括：在所述半导体衬底上形成应力缓冲层，所述应力缓冲层与所述顶层金属层连接；在所述半导体衬底上形成第一钝化层，所述第一钝化层露出所述应力缓冲层并与所述应力缓冲层具有相同的厚度。示例性的，在所述半导体衬底上形成第一钝化层以及位于所述第一钝化层中的应力缓冲层的步骤包括：在所述半导体衬底上沉积形成第一钝化材料层，对所述第一钝化材料层执行图形化工艺以在拟形成应力缓冲层的位置形成沟槽，所述沟槽露出所述顶层金属层；在所述沟槽中填充应力缓冲材料层以形成所述应力缓冲层。示例性的，在所述应力缓冲层上形成焊垫的步骤包括：在所述第一钝化层上形成露出所述顶层金属层的另一开口；在所述半导体衬底上形成焊垫材料层，所述焊垫材料层填充所述另一开口，以形成所述焊垫材料层与顶层金属层之间的电连接；在所述半导体衬底上形成第二钝化层，所述第二钝化层中形成有露出部分所述焊垫材料层的开口。本专利技术还提供了一种半导体器件，所述半导体器件包括：半导体衬底，所述半导体衬底上形成有顶层金属层；形成在所述半导体衬底上的第一钝化层和位于所述第一钝化层中的应力缓冲层，所述应力缓冲层位于所述顶层金属层的上方；以及形成在所述应力缓冲层上方的焊垫，所述焊垫与所述顶层金属层电连接。示例性的，所述应力缓冲层为导电材料层。示例性的，所述应力缓冲层与所述第一钝化层具有相同的厚度，示例性的，所述应力缓冲层与所述焊垫设置为同一种材料。示例性的，所述应力缓冲层为Al或Al合金。根据本专利技术的半导体器件的制造方法和半导体器件，在半导体器件的焊垫的底部设置应力缓冲层，利用应力缓冲层缓冲焊接头在引线键合过程中施加在焊垫的应力，避免了焊垫在键合过程中被砸碎；同时，因为将应力缓冲层设置在第一钝化层之中，并没有带来额外的薄膜应力，保证了半导体器件质量。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1为一种半导体器件以及位于半导体器件上的焊垫的结构示意图；图2为根据本专利技术的一个实施例的一种半导体器件的制造方法的示例性流程图；图3A-3G为根据本专利技术的一个实施例的、一种半导体器件的制造方法中形成的半导体器件结构示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的描述，以说明本专利技术所述的半导体器件制造方法和半导体器件。显然，本专利技术的施行并不限于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本专利技术的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。现在，将参照附图更详细地描述根据本专利技术的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本专利技术的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。为了增加封装密度，实现更多的功能，现有设计中采用单位面积上布置更多的焊垫的方式，以实现多功能电路外接；与此同时，为了不增加半导体器件尺寸，焊垫的尺寸必须相应的缩小。在采用引线键合进行封装的工艺中，如球形键合头(ballbonding)在与焊垫结合的过程中，往往产生对焊垫的一个应力。随着焊垫尺寸的减小，施加在焊垫上的应力得不到释放，造成焊垫被砸碎而产生缺陷。一种解决方法是，在半导体器件制造过程中增加焊垫的厚度。然而，在半导体器件制造过程中，形成与焊垫相连接的、连向晶体管的通孔和金属层的过程中往往采用低K介电层作为层间介电层进行绝缘和支撑，低K介电层材料使得半导体器件整体结构对于薄膜应力的敏感度增加，限制了在形成焊垫过程中形成的薄膜和焊垫的厚度，使得焊垫厚度在垂直方向上不能做得很厚。如图1所示，示出了一种半导体器件的结构示意图。半导体器件包括半导体衬底100和形成在半导体衬底上的重布线层101，其中，在半导体衬底100中形成有半导体器件层1001和将半导体器件导通至外部电路的导电连接件，导电连接件包括多层金属层和导电通孔，如图1中所示的位于半导体器件层顶部的金属层1003和用于与外部电路导通连接的顶层金属层1002之本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，所述半导体衬底上形成有顶层金属层；在所述半导体衬底上形成第一钝化层以及位于所述第一钝化层中的应力缓冲层，所述应力缓冲层位于所述顶层金属层的上方；在所述应力缓冲层上形成焊垫，所述焊垫与所述顶层金属层电连接。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，所述半导体衬底上形成有顶层金属层；在所述半导体衬底上形成第一钝化层以及位于所述第一钝化层中的应力缓冲层，所述应力缓冲层位于所述顶层金属层的上方；在所述应力缓冲层上形成焊垫，所述焊垫与所述顶层金属层电连接。2.如权利要求1所述的方法，其特征在于，所述应力缓冲层与所述第一钝化层具有相同的厚度，所述应力缓冲层为导电材料层。3.如权利要求1所述的方法，其特征在于，所述应力缓冲层与所述焊盘设置为同一种材料。4.如权利要求2所述的方法，其特征在于，在所述半导体衬底上形成第一钝化层以及位于所述第一钝化层中的应力缓冲层的步骤包括：在所述半导体衬底上形成应力缓冲层，所述应力缓冲层与所述顶层金属层连接；在所述半导体衬底上形成第一钝化层，所述第一钝化层露出所述应力缓冲层并与所述应力缓冲层具有相同的厚度。5.如权利要求2所述的方法，其特征在于，在所述半导体衬底上形成第一钝化层以及位于所述第一钝化层中的应力缓冲层的步骤包括：在所述半导体衬底上沉积形成第一钝化材料层，对所述第一钝化材料层执行图形化工艺以在拟形成应力缓冲层的位置形成沟槽，所述沟槽露出所...

【专利技术属性】
技术研发人员：殷原梓，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31