一种多CPU控制器及其通讯系统技术方案

本实用新型专利技术公开了一种多CPU控制器及其通讯系统，包括分别与交换机芯片的不同通讯接口连接的多个CPU，每个CPU配有独立的IP地址；发送CPU用于根据目标CPU的IP地址得到目标MAC地址，通过交换机芯片按目标MAC地址将数据包发送给目标CPU，其中，发送CPU和目标CPU为多个CPU中任意两个不同的CPU。本实用新型专利技术将多个CPU分别和交换机芯片的不同通讯接口连接，各个CPU之间通过交换机芯片进行数据交换，不需要设置在中间CPU，使多CPU控制器在保持较高集成度的同时，简化了多个CPU之间通讯的复杂度，提高了多CPU控制器的效率，且本实用新型专利技术成本低，开发难度也较低。

A Multi-CPU Controller and Its Communication System

【技术实现步骤摘要】
一种多CPU控制器及其通讯系统
本技术涉及控制器领域，特别是涉及一种多CPU控制器及其通讯系统。
技术介绍
随着控制技术的发展，以及现场需求的多样化，基于多个CPU设计的控制器的应用越来越广泛。多CPU控制器的优势在于，可以将不同性质、不同要求的工作任务部署在不同的CPU上，实现功能解耦，降低开发复杂度。CPU之间可以采用双口RAM(RandomAccessMemory，随机存储器)、串口或SPI(SerialPeripheralInterface，串行外设接口)等方式进行通讯，但是上述通讯方式目前只能实现两个CPU之间的通讯，若想实现多个CPU之间的通讯，需要一个中间CPU进行转发，导致现有的多CPU控制器的效率较低。因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
技术实现思路
本技术的目的是提供一种多CPU控制器，在保持较高集成度的同时，简化了多个CPU之间通讯的复杂度，提高了多CPU控制器的效率，且本技术成本低，开发难度也较低；本技术的另一目的是提供一种多CPU控制器的通讯系统。为解决上述技术问题，本技术提供了一种多CPU控制器，包括：分别与交换机芯片的不同通讯接口连接的多个CPU，每个所述CPU配有独立的IP地址；发送CPU用于根据目标CPU的IP地址得到目标MAC地址，通过所述交换机芯片按所述目标MAC地址将数据包发送给所述目标CPU，其中，所述发送CPU和所述目标CPU为多个所述CPU中任意两个不同的CPU。优选的，多个所述CPU中包括含有外部通讯接口、用于接收并转发所述多CPU控制器外部的外部设备发送的数据包的转发CPU。优选的，所述外部通讯接口为以太网通讯接口或WiFi通讯接口或串口。优选的，所述交换机芯片为型号为KSZ8895的交换机芯片。优选的，该多CPU控制器还包括：用于接收并转发所述多CPU控制器外部的外部设备发送的数据包的通讯模块。优选的，所述通讯模块为无线路由器。为解决上述技术问题，本技术还提供了一种多CPU控制器的通讯系统，包括如上述任意一项所述的多CPU控制器，该通讯系统还包括：分别与所述交换机芯片的不同通讯接口连接的N个被控设备，N为正整数。优选的，该通讯系统还包括：分别与所述交换机芯片的不同通讯接口连接的M个传感器，M为正整数。优选的，所述被控设备为驱动器和/或IO模块。优选的，所述传感器为激光定位雷达和/或摄像头和/或编码器和/或陀螺仪。本技术提供了一种多CPU控制器，包括：分别与交换机芯片的不同通讯接口连接的多个CPU，每个CPU配有独立的IP地址；发送CPU用于根据目标CPU的IP地址得到目标MAC地址，通过交换机芯片按目标MAC地址将数据包发送给目标CPU，其中，发送CPU和目标CPU为多个CPU中任意两个不同的CPU。可见，在实际应用中，采用本技术的方案，将多个CPU分别和交换机芯片的不同通讯接口连接，各个CPU之间通过交换机芯片进行数据交换，不需要设置在中间CPU，使多CPU控制器在保持较高集成度的同时，简化了多个CPU之间通讯的复杂度，提高了多CPU控制器的效率，且本技术成本低，开发难度也较低。本技术还提供了一种多CPU控制器的通讯系统，具有和上述多CPU控制器相同的有益效果。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本技术所提供的一种多CPU控制器的结构示意图；图2为本技术所提供的另一种多CPU控制器的结构示意图；图3为本技术所提供的一种多CPU控制器的通讯系统的结构示意图；图4为本技术所提供的另一种多CPU控制器的通讯系统的结构示意图。具体实施方式本技术的核心是提供一种多CPU控制器，在保持较高集成度的同时，简化了多个CPU之间通讯的复杂度，提高了多CPU控制器的效率，且本技术成本低，开发难度也较低；本技术的另一核心是提供一种多CPU控制器的通讯系统。为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。请参照图1，图1为本技术所提供的一种多CPU控制器的结构示意图，包括：分别与交换机芯片2的不同通讯接口连接的多个CPU1，每个CPU1配有独立的IP地址；发送CPU用于根据目标CPU的IP地址得到目标MAC地址，通过交换机芯片2按目标MAC地址将数据包发送给目标CPU，其中，发送CPU和目标CPU为多个CPU1中任意两个不同的CPU1。作为一种优选的实施例，交换机芯片2为型号为KSZ8895的交换机芯片2。具体的，多CPU控制器中包括多个CPU1，比如用于通讯的CPU1、用于实时控制的CPU1、用于非实时控制的CPU1等，多个CPU1分别接入到交换机芯片2的不同通讯接口上，其中，交换机芯片2的各个通讯接口均是对等的。技术每个接入到交换机芯片2上的CPU1均配有一个独立的IP地址。在具体实现时，可以直接由工作人员为各个CPU1分配IP地址，也可以通过DHCP(DynamicHostConfigurationProtocol，动态主机配置协议)为各个CPU1自动分配IP地址，当然，分配IP地址的方法并不是本技术的保护重点。具体的，发送CPU和目标CPU分别为接入到交换机芯片2上的任意两个不同的CPU1，假设CPU1a需要和CPU1b通讯，由CPU1a向CPU1b发送数据包，那么CPU1a为发送CPU，CPU1b为目标CPU，发送CPU将数据包发送至目标CPU的IP地址上，考虑到交换机芯片2需要通过MAC地址进行数据传输，所以当发送CPU的上层获取到目标CPU的IP地址后，由发送CPU的底层芯片查询IP地址-MAC地址映射表，来获取与目标CPU的IP地址一一对应的当前目标MAC地址，然后发送CPU将包含当前目标MAC地址的数据包发送至交换机芯片2，由交换机芯片2按数据包中的当前目标MAC地址将数据包发送给目标CPU。采用交换机芯片2来实现多CPU控制器内部各个CPU1之间的通讯，不需要设置中间CPU，多个CPU1中的任意两个CPU1之间均可相互通讯，使多CPU控制器在保持较高集成度的同时，简化了各个CPU1之间通讯的复杂度，提高了多CPU控制器的效率。其中，交换机芯片2可以选用型号为KSZ8895的以太网交换机芯片2。本技术提供了一种多CPU控制器，包括：分别与交换机芯片的不同通讯接口连接的多个CPU，每个CPU配有独立的IP地址；发送CPU用于根据目标CPU的IP地址得到目标MAC地址，通过交换机芯片按目标MAC地址将数据包发送给目标CPU，其中，发送CPU和目标CPU为多个CPU中任意两个不同的CPU。可见，在实际应用中，采用本实用新本文档来自技高网...

【技术保护点】
1.一种多CPU控制器，其特征在于，包括：分别与交换机芯片的不同通讯接口连接的多个CPU，每个所述CPU配有独立的IP地址；发送CPU用于根据目标CPU的IP地址得到目标MAC地址，通过所述交换机芯片按所述目标MAC地址将数据包发送给所述目标CPU，其中，所述发送CPU和所述目标CPU为多个所述CPU中任意两个不同的CPU。

【技术特征摘要】
1.一种多CPU控制器，其特征在于，包括：分别与交换机芯片的不同通讯接口连接的多个CPU，每个所述CPU配有独立的IP地址；发送CPU用于根据目标CPU的IP地址得到目标MAC地址，通过所述交换机芯片按所述目标MAC地址将数据包发送给所述目标CPU，其中，所述发送CPU和所述目标CPU为多个所述CPU中任意两个不同的CPU。2.根据权利要求1所述的多CPU控制器，其特征在于，多个所述CPU中包括含有外部通讯接口、用于接收并转发所述多CPU控制器外部的外部设备发送的数据包的转发CPU。3.根据权利要求2所述的多CPU控制器，其特征在于，所述外部通讯接口为以太网通讯接口或WiFi通讯接口或串口。4.根据权利要求3所述的多CPU控制器，其特征在于，所述交换机芯片为型号为KSZ8895的交换机芯片。5.根据权利要求1所述的多CPU控制...

【专利技术属性】
技术研发人员：张国亮，管林波，刘力上，
申请(专利权)人：浙江国自机器人技术有限公司，
类型：新型
国别省市：浙江,33