半导体器件制造技术

本实用新型专利技术涉及一种半导体器件。所述半导体器件包括半导体管芯，所述半导体管芯包括第一半导体材料、形成于所述第一半导体材料上的第二半导体材料以及在所述第二半导体材料上的管芯附接区域；导电层，所述导电层在所述第二半导体材料的表面上，从管芯附接区域内延伸到管芯附接区域外；在所述导电层之上的绝缘层，位于所述管芯附接区域内的绝缘层具有第一开口，位于所述管芯附接区域外的绝缘层具有第二开口；以及互连结构，所述互联结构包括管芯附接区域，其中所述半导体管芯设置在所述互连结构的所述管芯附接区域的上方；其中所述半导体管芯通过所述绝缘层中的所述第一开口电连接到所述导电层。

【技术实现步骤摘要】
半导体器件本申请是申请号为201820214447.2、申请日为2018年2月7日、专利技术创造名称为“半导体器件”的技术专利申请的分案申请。
本技术整体涉及半导体器件，并且更具体地讲，涉及半导体器件以及用于在集成和制造加工期间为超薄半导体管芯诸如基于氮化镓或氮化铝镓的管芯提供支撑的方法。
技术介绍
半导体晶圆或衬底可用多种基极衬底材料制成，诸如硅(Si)、锗、氮化铝(AlN)、砷化镓(GaAs)、氮化镓(GaN)、氮化铝镓/氮化镓(AlGaN/GaN)、磷化铟、碳化硅(SiC)或其他用于提供结构支撑的基体半导体材料。具体地讲，GaN是具有硬度(12±2GPa)、机械稳定的宽带隙(3.4eV)及高热容量和热导率的特性的二元III/V直接带隙半导体材料。GaN和AlGaN/GaN可用Si掺杂，或用氧掺杂成n型并用镁(Mg)掺杂成p型。该宽带隙允许GaN器件的性能一直保持到比Si器件(150℃)更高的温度(400℃)，且半导体固有的电荷载子的热生成效应降低。GaN和AlGaN/GaN的高击穿电压、高电子迁移率和饱和速度适用于高电压、高功率、高频率、高温和辐射应用。GaN和AlGaN/GaN还广泛用于光电子器件及其他需要低电阻和低能耗的应用。GaN或AlGaN/GaN半导体晶圆或衬底(统称为GaN衬底)通常通过原子层沉积来生长，从而在厚Si晶圆上积聚成GaN晶格结构。在制造工艺期间必须特别小心，避免GaN半导体衬底发生开裂、破裂或其他结构损坏。为了降低GaN晶格结构的应力和成本，通常将其制成超薄型，大约为10-50微米(μm)。支撑Si往往会降低GaN器件的击穿电压，这与上述所需的特性背道而驰。为了进行补偿，GaN衬底通常被制得较厚，这增加了成本和应力因数。然而，GaN衬底的较高击穿将消除对较厚GaN衬底的需求，从而降低成本和应力因数。为了达成击穿电压目标，必须在实现最终GaN器件之前移除Si晶圆和Si层。由于移除硅晶圆存在难度和费用，在大多数情况下会保留硅晶圆并且器件性能受到影响。在移除Si支撑件的情况下，在GaN衬底的切割之前在晶圆级执行该步骤。然而，在硅衬底移除之后，超薄GaN管芯在后续器件集成和封装工艺期间易发生开裂、破裂或其他结构损坏。在另一微转印工艺中，GaN衬底同样通过原子层沉积来生长，从而在较厚的第一Si晶圆上积聚成GaN晶格结构。压印晶圆包括压印晶圆的底表面上的多个凸起，从而与GaN衬底上的GaN管芯一对一地匹配。通过蚀刻工艺对GaN管芯进行底切以切割GaN衬底，然后通过接触压印晶圆的凸起而提离该GaN管芯，从而与第一Si晶圆分开。GaN管芯不再具有第一Si晶圆的支撑件。将单独的GaN管芯(此时由压印晶圆支撑)转移到第二Si晶圆并且将有源表面以向上取向的方式放置在第二Si晶圆上。从第二Si晶圆向上并在GaN管芯的有源表面上方形成互连结构并进行布线。同样，在GaN衬底的切割之前或同时，在晶圆级移除第一Si支撑件。压印晶圆的凸起提供有限的稳定性和支撑，并且可能不能适当地拾取所有GaN管芯。另外，从第二Si晶圆向上并在GaN管芯的有源表面上方形成互连结构可引起开裂、破裂或其他结构损坏。
技术实现思路
本技术所解决的一个技术问题是为超薄半导体管芯提供支撑。根据本技术的一个方面，半导体器件包括：半导体管芯，所述半导体管芯包括第一半导体材料、形成于所述第一半导体材料上的第二半导体材料以及在所述第二半导体材料上的管芯附接区域；导电层，所述导电层在所述第二半导体材料的表面上，从管芯附接区域内延伸到管芯附接区域外；在所述导电层之上的绝缘层，位于所述管芯附接区域内的绝缘层具有第一开口，位于所述管芯附接区域外的绝缘层具有第二开口；以及互连结构，所述互联结构包括管芯附接区域，其中所述半导体管芯设置在所述互连结构的所述管芯附接区域的上方；其中所述半导体管芯通过所述绝缘层中的所述第一开口电连接到所述导电层。在上述半导体器件的一个实施方案中，第一半导体材料包括硅。在上述半导体器件的一个实施方案中，第二半导体材料包括氮化镓或氮化铝镓。在上述半导体器件的一个实施方案中，所述半导体器件还包括底部填充材料，底部填充材料沉积在半导体管芯和管芯附接区域之间。在上述半导体器件的一个实施方案中，互连结构包括有源器件。在上述半导体器件的一个实施方案中，互连结构包括引线框。在上述半导体器件的一个实施方案中，半导体器件还包括有源器件，有源器件设置在与半导体管芯相邻的互连结构上方。在上述半导体器件的一个实施方案中，有源器件和半导体管芯处于共源共栅构型。在上述半导体器件的一个实施方案中，所述半导体器件还包括导电通孔，导电通孔穿过半导体管芯下方的互连结构形成。在上述半导体器件的一个实施方案中，半导体器件还包括：附接到所述互连结构的线夹和附接到所述互连结构的焊丝。本技术所实现的一个技术效果是提供改进的半导体器件。附图说明图1a、1b、1c示出具有由锯道分开的多个半导体管芯的GaN半导体衬底；图2a、2b、2c、2d、2e、2f、2g、2h、2i、2j、2k、2l、2m、2n示出将GaN半导体管芯安装到互连结构而形成GaN半导体封装的工艺；图3a、3b示出具有安装到互连管芯附接区域的GaN半导体管芯的GaN半导体封装；并且图4a、4b示出GaN半导体封装的实施方案，该GaN半导体封装设置在具有用于耗尽型(D型)操作的半导体管芯的互连衬底上。具体实施方式下文参照附图描述了一个或多个实施方案，其中类似的数字表示相同或相似的元件。虽然按照实现某些目标的最佳模式描述了附图，但描述旨在涵盖可包括在本公开的实质和范围内的替代形式、修改形式和等同形式。如本文使用的术语“半导体管芯”兼指该词语的单数形式和复数形式，并且相应地，可同时涉及单个半导体器件和多个半导体器件。图1a示出半导体晶圆或衬底100，其具有基极衬底材料102，诸如Si、锗、AlN、GaAs、GaN、AlGaN/GaN、磷化铟、SiC或其他用于提供结构支撑的基体半导体材料。在一个实施方案中，GaN或AlGaN/GaN晶圆或衬底108(下文称为GaN衬底)通过原子层沉积来生长，从而在厚Si基极衬底材料102上积聚成GaN晶格结构。另选地，GaAs晶圆或衬底形成在Si基极衬底材料102上，或SiC晶圆或衬底形成在Si基极衬底材料102上。多个GaN半导体管芯104形成在GaN衬底108上，通过非有源的管芯间衬底区域或锯道106分开。锯道106提供切割区域以将半导体衬底100切割成单独GaN半导体管芯104。在一个实施方案中，半导体衬底100的宽度或直径为100-450毫米(mm)，总厚度为约800μm，且GaN衬底厚度为约10-50μm。图1b示出半导体衬底100的一部分的剖视图，该部分包括支撑基极衬底材料102和GaN衬底108。厚基极衬底材料102在晶圆级工艺和处理期间为GaN衬底108提供结构支撑，如随后对于管芯级工艺和处理将看出。每个GaN半导体管芯104形成有有源表面或有源区110，该有源表面或有源区包括模拟或数字电路，该模拟或数字电路实现为形成在管芯内并根据管芯的电学设计和功能而电互连的有源器件、无源器件、导电层和介电层。例如，该电路可包括一个或多个晶体管、二极管本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：半导体管芯，所述半导体管芯包括第一半导体材料、形成于所述第一半导体材料上的第二半导体材料以及在所述第二半导体材料上的管芯附接区域；导电层，所述导电层在所述第二半导体材料的表面上，从管芯附接区域内延伸到管芯附接区域外；在所述导电层之上的绝缘层，位于所述管芯附接区域内的绝缘层具有第一开口，位于所述管芯附接区域外的绝缘层具有第二开口；以及互连结构，所述互连结构包括管芯附接区域，其中所述半导体管芯设置在所述互连结构的所述管芯附接区域的上方；其中所述半导体管芯通过所述绝缘层中的所述第一开口电连接到所述导电层。

【技术特征摘要】
2017.03.01 US 15/446,2811.一种半导体器件，其特征在于，包括：半导体管芯，所述半导体管芯包括第一半导体材料、形成于所述第一半导体材料上的第二半导体材料以及在所述第二半导体材料上的管芯附接区域；导电层，所述导电层在所述第二半导体材料的表面上，从管芯附接区域内延伸到管芯附接区域外；在所述导电层之上的绝缘层，位于所述管芯附接区域内的绝缘层具有第一开口，位于所述管芯附接区域外的绝缘层具有第二开口；以及互连结构，所述互连结构包括管芯附接区域，其中所述半导体管芯设置在所述互连结构的所述管芯附接区域的上方；其中所述半导体管芯通过所述绝缘层中的所述第一开口电连接到所述导电层。2.根据权利要求1所述的半导体器件，其中，所述第一半导体材料包括硅。3.根据权利要求1所述的半导体器件，其中，所述第二半导体材料...

【专利技术属性】
技术研发人员：戈登·M·格里芙尼亚，S·ST·日尔曼，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国,US