高密度相变存储器及其制备方法技术

本发明专利技术公开了一种高密度相变存储器，自下而上包括：肖特基二极管，相变层和上电极，肖特基二极管包括半导体层和与半导体层形成肖特基势垒的金属层，金属层同时作为相变层的下电极；半导体层，金属层，相变层和上电极为自下而上相叠设的平层结构，或者，半导体层，相变层和上电极为自下而上设置的平面结构，金属层相连设有平面的底面和竖直的侧壁，金属层通过其底面与其下方的半导体层相叠设，并通过其侧壁与其上方的相变层相接，相变层与上电极相叠设。本发明专利技术能有效提高相变存储器单元的密度，并可减少光刻次数，简化工艺，降低制造成本。本发明专利技术还公开了上述高密度相变存储器的制备方法。

High Density Phase Change Memory and Its Preparation Method

The invention discloses a high-density phase change memory, which comprises a Schottky diode, a phase change layer and an upper electrode from the bottom to the top, a Schottky diode including a semiconductor layer and a metal layer forming a Schottky barrier with a semiconductor layer, and a metal layer acting as the lower electrode of the phase change layer at the same time; a semiconductor layer, a metal layer, a phase change layer and an upper electrode having a layer structure overlapped from the bottom to the top, or Semiconductor layer, phase change layer and upper electrode are planar structures set from bottom to top. The metal layer is connected with a planar bottom and a vertical side wall. The metal layer is superimposed with the semiconductor layer below it through its bottom, and is connected with the phase change layer above it through its side wall. The phase change layer is superimposed with the upper electrode. The invention can effectively improve the density of phase change memory unit, reduce the number of lithography, simplify the process and reduce the manufacturing cost. The invention also discloses the preparation method of the high density phase change memory.

【技术实现步骤摘要】
高密度相变存储器及其制备方法
本专利技术涉及半导体集成电路制造工艺
，更具体地，涉及一种高密度相变存储器及其制备方法。
技术介绍
随着大数据、物联网、云计算和移动互联网等一系列的新型信息技术的出现，对存储器提出了高读写速度、低功耗、高存储密度、长使用寿命和高可靠性等要求。目前内存的存储方式主要是DRAM+Flash，NANDFlash的集成度高、成本低，但是速度慢、寿命短。DRAM虽然速度快，寿命长，但是掉电后会丢失数据且成本高。因此研发出一种新型的存储技术成为业界近年来的研究热点，该类新型存储技术须同时拥有DRAM和NANDFlash的优点，即读写速度可与DRAM相匹敌，在成本和非易失性方面与NANDFlash相似，而相变存储器正是这类新型存储技术中的一员。目前的相变存储器采用的结构一般是1T1R结构，即1个三极管加上1个相变材料电阻，三极管作为相变材料电阻的选通器。但是，由于受到三极管的尺寸限制，无法进一步提高相变存储器的单元密度。近几年，出现1D1R的结构即采用1个二极管加上1个相变材料电阻的结构。采用二极管替代三极管作为选通器，可以大大降低相变存储器器件单元的尺寸，提高存储器的存储密度。但是，一般传统的二极管驱动电流不够大，不能满足相变单元的操作电流要求，并且制作工艺复杂。因此，需要一种新型的相变存储单元结构，以满足相变存储器器件的高密度存储的需求。
技术实现思路
本专利技术的目的在于克服现有技术存在的上述缺陷，提供一种高密度相变存储器，以有效提高相变存储器单元的密度。为实现上述目的，本专利技术的技术方案如下：一种高密度相变存储器，自下而上包括：肖特基二极管，相变层和上电极，所述肖特基二极管包括半导体层和与所述半导体层形成肖特基势垒的金属层，所述金属层同时作为所述相变层的下电极。进一步地，所述高密度相变存储器设于一半导体衬底上，所述半导体层，金属层，相变层和上电极为自下而上相叠设的平层结构。进一步地，所述高密度相变存储器设于一半导体衬底上，所述半导体层，相变层和上电极为自下而上设置的平面结构，所述金属层相连设有平面的底面和竖直的侧壁，所述金属层通过其底面与其下方的所述半导体层相叠设，并通过其侧壁与其上方的所述相变层相接，所述相变层与上电极相叠设。进一步地，所述半导体层为N型，且所述N型半导体层为具有半导体性质的第一过渡金属硫族化合物，所述金属层为具有金属性质的第二过渡金属硫族化合物，所述相变层为具有相变能力的硫系化合物。进一步地，所述第一过渡金属硫族化合物为MoTe2、MoS2、MoSe2、WSe2、ReSe2、TaS2、TaSe2、TaTe2、NbS2、NbSe2和NbTe2中的至少一种；所述第二过渡金属硫族化合物为MoTe2、MoS2和WTe2中的至少一种；所述具有相变能力的硫系化合物为GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系或Sb掺杂体系材料，或者掺杂有Sc、Ag、In、Al、In、C、S、Se、N、Cu或W元素的GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系或Sb掺杂体系材料中的至少一种。进一步地，所述第一过渡金属硫族化合物被轻度掺杂形成N型轻掺杂层，掺杂元素为As或P。一种高密度相变存储器的制备方法，包括以下步骤：步骤S01：提供一P型半导体衬底，在所述P型半导体衬底的表面形成N型的重掺杂层；步骤S02：在所述P型半导体衬底上形成浅沟道隔离；步骤S03：依次在所述P型半导体衬底表面沉积具有半导体性质的第一过渡金属硫族化合物层和具有金属性质的第二过渡金属硫族化合物层；步骤S04：依次在上述结构表面沉积具有相变能力的硫系化合物层和上电极层；步骤S05：图形化上电极层、硫系化合物层、第二过渡金属硫族化合物层和第一过渡金属硫族化合物层，在每2个浅沟道隔离之间形成一个由第一过渡金属硫族化合物层和第二过渡金属硫族化合物层组成的肖特基二极管，以及一个由硫系化合物层、第二过渡金属硫族化合物层、上电极层组成的相变单元；其中，所述第二过渡金属硫族化合物层同时作为所述硫系化合物层的下电极。进一步地，所述第一过渡金属硫族化合物层和第二过渡金属硫族化合物层在同一台设备中沉积生长而成。一种高密度相变存储器的制备方法，包括如下步骤：步骤S11：提供一P型半导体衬底，在所述P型半导体衬底的表面形成N型的重掺杂层；步骤S12：在所述P型半导体衬底上形成浅沟道隔离；步骤S13：在所述P型半导体衬底表面沉积具有半导体性质的第一过渡金属硫族化合物层；步骤S14：去除位于浅沟道隔离上的第一过渡金属硫族化合物层，并沉积绝缘材料；步骤S15：在绝缘材料中形成一凹槽，使凹槽的横向尺寸小于2个浅沟道隔离之间距离的2倍，并使第一过渡金属硫族化合物层表面暴露于凹槽底部；步骤S16：在凹槽中沉积具有金属性质的第二过渡金属硫族化合物；步骤S17：去除位于凹槽底部的浅沟道隔离位置上的第二过渡金属硫族化合物；步骤S18：沉积绝缘材料，将凹槽覆盖，并进行平坦化，露出凹槽侧壁上的第二过渡金属硫族化合物；步骤S19：依次在上述结构表面沉积具有相变能力的硫系化合物层和上电极层；步骤S20：图形化上电极层、硫系化合物层，在每2个浅沟道隔离之间形成一个由第一过渡金属硫族化合物层和第二过渡金属硫族化合物层组成的肖特基二极管，以及一个由硫系化合物层、第二过渡金属硫族化合物层、上电极层组成的相变单元；其中，所述第二过渡金属硫族化合物层同时作为所述硫系化合物层的下电极。进一步地，所述第一过渡金属硫族化合物层在沉积时进行原位掺杂形成N型轻掺杂层。本专利技术具有以下优点：1)肖特基二极管采用具有半导体性质的第一过渡金属硫族化合物和金属性质的第二过渡金属硫族化合物组成，金属性质的第二过渡金属硫族化合物薄膜还同时作为相变层的下电极，在此薄膜上直接沉积相变材料和上电极，形成由一个肖特基二极管和一个相变单元组成的相变存储器器件单元。2)通过侧壁生长具有金属性质的第二过渡金属硫族化合物材料，大大降低了其作为下电极与相变材料的接触面积，可以大幅降低器件功耗。3)采用本专利技术制备方法形成的肖特基二极管与相变材料电阻的1D1R结构的单元尺寸很小，可以提升相变存储器的单元密度，实现相变存储器的高密度存储。4)通过肖特基二极管和相变单元共享金属层，可以减少光刻次数，简化工艺，降低制造成本。附图说明图1是本专利技术较佳实施例一的一种高密度相变存储器结构示意图。图2-图7是制备图1的一种高密度相变存储器的工艺步骤示意图。图8是本专利技术较佳实施例二的一种高密度相变存储器结构示意图。图9-图19是制备图8的一种高密度相变存储器的工艺步骤示意图。具体实施方式下面结合附图，对本专利技术的具体实施方式作进一步的详细说明。需要说明的是，在下述的具体实施方式中，在详述本专利技术的实施方式时，为了清楚地表示本专利技术的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本专利技术的限定来加以理解。实施例一在以下本专利技术的具体实施方式中，请参考图1，图1是本专利技术较佳实施例一的一种高密度相变存储器结构示意图。如图1所示，本专利技术的一种高密度相变存储器，自下而上包括：肖特基二极管105和106，相本文档来自技高网...

【技术保护点】
1.一种高密度相变存储器，自下而上包括：肖特基二极管，相变层和上电极，其特征在于，所述肖特基二极管包括半导体层和与所述半导体层形成肖特基势垒的金属层，所述金属层同时作为所述相变层的下电极。

【技术特征摘要】
1.一种高密度相变存储器，自下而上包括：肖特基二极管，相变层和上电极，其特征在于，所述肖特基二极管包括半导体层和与所述半导体层形成肖特基势垒的金属层，所述金属层同时作为所述相变层的下电极。2.根据权利要求1所述的高密度相变存储器，其特征在于，所述高密度相变存储器设于一半导体衬底上，所述半导体层，金属层，相变层和上电极为自下而上相叠设的平层结构。3.根据权利要求1所述的高密度相变存储器，其特征在于，所述高密度相变存储器设于一半导体衬底上，所述半导体层，相变层和上电极为自下而上设置的平面结构，所述金属层相连设有平面的底面和竖直的侧壁，所述金属层通过其底面与其下方的所述半导体层相叠设，并通过其侧壁与其上方的所述相变层相接，所述相变层与上电极相叠设。4.根据权利要求1-3任一所述的高密度相变存储器，其特征在于，所述半导体层为N型，且所述N型半导体层为具有半导体性质的第一过渡金属硫族化合物，所述金属层为具有金属性质的第二过渡金属硫族化合物，所述相变层为具有相变能力的硫系化合物。5.根据权利要求4所述的高密度相变存储器，其特征在于，所述第一过渡金属硫族化合物为MoTe2、MoS2、MoSe2、WSe2、ReSe2、TaS2、TaSe2、TaTe2、NbS2、NbSe2和NbTe2中的至少一种；所述第二过渡金属硫族化合物为MoTe2、MoS2和WTe2中的至少一种；所述具有相变能力的硫系化合物为GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系或Sb掺杂体系材料，或者掺杂有Sc、Ag、In、Al、In、C、S、Se、N、Cu或W元素的GeTe-Sb2Te3体系、GeTe-SnTe体系、Sb2Te体系、In3SbTe2体系或Sb掺杂体系材料中的至少一种。6.根据权利要求4所述的高密度相变存储器，其特征在于，所述第一过渡金属硫族化合物被轻度掺杂形成N型轻掺杂层，掺杂元素为As或P。7.一种高密度相变存储器的制备方法，其特征在于，包括以下步骤：步骤S01：提供一P型半导体衬底，在所述P型半导体衬底的表面形成N型的重掺杂层；步骤S02：在所述P型半导体衬底上形成浅沟道隔离；步骤S03：依次在所述P型半导...

【专利技术属性】
技术研发人员：钟旻，陈寿面，李铭，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：上海,31