一种基于PCIE4.0的驱动卡制造技术

本实用新型专利技术提出的一种基于PCIE4.0的驱动卡，采用驱动补偿芯片PCIE4.0 Retimer，该芯片为整个链路提供额外28dB补偿，驱动芯片通过PCIE信号与驱动板上行口和驱动板下行口通信，时钟芯片通过时钟信号与驱动芯片、驱动板下行口通信，驱动板上行口通过I2C总线和驱动板下行口相连，EEPROM通过I2C总线和驱动芯片相连。上行设备CPU输出的时钟信号，用于时钟芯片的输入信号，驱动板上行口和驱动板下行口还通过时钟信号通信便于上行设备CPU和驱动卡保持时钟同步。不仅实现PCIE4.0的长距离传输补偿，而且灵活的应用在各种环境中。

A Driver Card Based on PCIE4.0

The driver card of the utility model is based on PCIE4.0. The driver compensation chip PCIE4.0 Retimer is used. The chip provides an additional 28dB compensation for the whole link. The driver chip communicates with the driver board's downlink and the driver board's downlink through the PCIE signal. The clock chip communicates with the driver chip and the driver board's downlink through the clock signal. The driver board's downlink communicates through the I2C bus and the driver board. The downlink port is connected, and the EEPROM is connected with the driver chip through the I2C bus. The clock signal output by the CPU of the upstream device is used for the input signal of the clock chip. The downstream ports of the driver board and the downstream ports of the driver board also communicate through the clock signal to facilitate the clock synchronization between the CPU of the upstream device and the driver card. It not only realizes long-distance transmission compensation of PCIE4.0, but also applies flexibly in various environments.

【技术实现步骤摘要】
一种基于PCIE4.0的驱动卡
本技术涉及PCIE4.0传输扩展领域，具体提供了一种基于PCIE4.0的驱动卡。
技术介绍
PCIE具有更高的最大系统总线吞吐量，更低的I/O引脚数量和更小的物理尺寸，更好的总线设备性能缩放，更详细的错误检测和报告机制(高级错误报告，AER)和本机热插拔功能。这也使得PCIE协议得以在服务器领域得到快速发展和广泛应用。从PCIE3.0(8Gt/S)到PCIE4.0(16GT/s)总线速率提升了一倍，因为PCIE协议的开放性和灵活性，如图1所示，PCIE在服务器中有着非常广泛的应用，存储设备(PCIESSD)、图像处理(GPGPU)、网络(ExternalNICcard)、还可以通过扩展芯片(PCIESwitch)扩展出更多的PCIE，进而连接更多的设备，可以说PCIE无处不在。如图2所示，目前服务器中有在使用的为PCIE3.0驱动芯片，已经无法满足PCIE4.0环境，在PCIE4.0环境中无法使用；该卡主芯片使用为IDT厂商89HT0832P芯片，为PCIE3.0信号驱动芯片。该卡主芯片在PCIE3.0信号的作用为第一，通过PCIE金手指连接中节点PCIESlot；第二，PCIE信号通过金手指至PCIE驱动芯片；第三，驱动芯片对信号进展补偿、去加重等处理后再发送至Mini-SASHD接口对外输出。现有技术的缺点为：不够灵活，仅能使用到PCIEx16插卡形式环境中，速率仅能满足PCIE3.0环境，无法应用到PCIE4.0环境中。PCIE3.0链路传输速率为8Gbps，PCIE4.0传输速率为16Gbps,另外因为协议上的升级，PCIE3.0的产品是无法满足PCIE4.0的需求的。
技术实现思路
为解决上述问题，本技术提出了一种基于PCIE4.0的驱动卡，能解决在PCIE4.0环境下长链路的传输。本技术提出了一种基于PCIE4.0的驱动卡，驱动芯片、时钟芯片、驱动板上行口、驱动板下行口和EEPROM；所述驱动芯片通过PCIE信号与驱动板上行口和驱动板下行口通信；所述时钟芯片输出第一100MHZ时钟信号，所述时钟芯片通过自身晶振模块产生的第一100MHZ时钟信号与驱动芯片通信；所述时钟芯片还通过自身晶振模块产生的第一100MHZ时钟信号与驱动板下行口通信。所述驱动板上行口通过I2C总线和驱动板下行口相连；所述EEPROM通过I2C总线和驱动板芯片相连。进一步的，所述驱动卡还包括上行设备CPU，所述上行设备CPU输出第二100MHZ时钟信号。进一步的，所述第二100MHZ时钟信号用于时钟芯片的输入信号；所驱动板上行口通过第二100MHZ时钟信号与时钟芯片通信。进一步的，所述驱动板上行口和驱动板下行口还通过第二100MHZ时钟信号通信。进一步的，所述驱动芯片采用5个TIPCIE4.0驱动芯片；所述驱动芯片的型号是DS160PT801。进一步的，所述时钟芯片采用IDT时钟芯片；所述时钟芯片的型号为9ZXL0851EKILFT。进一步的，所述驱动板上行口采用5个高速互联接口；所述高速互联接口为Slimline；所述驱动板下行口采用5个高速互联接口；所述高速互联接口为Slimline。本
技术实现思路
中提供的效果仅仅是实施例的效果，而不是技术所有的全部效果，上述一种提高电源传导能力的装置具有如下优点或有益效果：本技术驱动卡采用TI厂商的驱动补偿芯片PCIE4.0Retimer，型号为DS160PT801，该芯片可以为整个链路提供额外的28dB补偿，28dB补偿是芯片的固有特性，驱动芯片通过PCIE信号与驱动板上行口和驱动板下行口通信，时钟芯片输出第一100MHZ时钟信号，时钟芯片通过自身晶振模块产生的第一100MHZ时钟信号与驱动芯片、驱动板下行口通信，驱动板上行口还通过I2C总线和驱动板下行口相连，EEPROM通过I2C总线和驱动板芯片相连。上行设备CPU输出第二100MHZ时钟信号，第二100MHZ时钟信号用于时钟芯片的输入信号，驱动板上行口通过第二100MHZ时钟信号与时钟芯片通信，驱动板上行口和驱动板下行口还通过第二100MHZ时钟信号通信便于上行设备CPU和驱动卡保持时钟同步。本技术不仅可以实现PCIE4.0的长距离传输补偿，而且可以灵活的应用在各种环境中，使用者仅需要将接口进行转换将该基于PCIE4.0的驱动卡串联到整个链路中就可以实现整个链路的补偿和优化。附图说明图1是现有技术中PCIE应用链路示意图；图2是现有技术中PCIE3.0的链路示意图；图3是本技术实施例1的基于PCIE4.0的驱动卡链路示意图。具体实施方式为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本技术进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本技术的不同结构。为了简化本技术的公开，下文中对特定例子的部件和设置进行描述。此外，本技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本技术省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本技术。实施例1本技术实施例提供了一种基于PCIE4.0的驱动卡。该驱动卡包括驱动芯片、时钟芯片、驱动板上行口、驱动板下行口和EEPROM。驱动芯片采用5个TIPCIE4.0驱动芯片，芯片的型号为DS160PT801，该芯片可以为整个链路提供额外的28dB补偿，这对整个链路实现长距离的传输提供了基础，28dB补偿是芯片的固有特性。本技术保护的范围不仅仅为采用型号为DS160PT801的驱动芯片，对于采用别的支持PCIE4.0的，PCIERetimer芯片也可使用。驱动芯片通过PCIE信号与驱动板上行口和驱动板下行口通信。时钟芯片通过自身晶振模块输出第一100MHZ时钟信号，该时钟芯片采用IDT时钟芯片(9ZXL0851EKILFT)，一种使用输入，可输出6组时钟信号。时钟芯片通过第一100MHZ时钟信号分别与驱动芯片PCIE4.0Retimer1、PCIE4.0Retimer2、PCIE4.0Retimer3、PCIE4.0Retimer4、PCIE4.0Retimer5通信。时钟芯片还通过自身晶振模块输出第一100MHZ时钟信号与驱动板下行口通信。该驱动卡的通过线缆与上行设备CPU相连，CPU中的晶振模块会产生于驱动卡中的晶振模块频率相同的第二100MHZ时钟信号，用于同步上行设备，驱动卡和下行设备。第二100MHZ时钟信号作为驱动卡中时钟芯片的信号输入，驱动板上行口通过第二100MHZ时钟信号与时钟芯片通信。上行设备CPU还具有驱动卡管理的功能，用于管理驱动卡的温度以及资产信息等。驱动板上行口还通过I2C总线和驱动板下行口相连，CPU通过I2C总线管理驱动卡下行设备。驱动板上行口采用5个高速互联接口，本实施例中采用5个Slimline接口，分别为Slimline1、Slimline2、Slimline3、Slimline4和Slimline5。驱动板上行口Slimline1通过第二100MHZ时钟信号与时钟芯片通信，上行设备第二100MHZ时本文档来自技高网...

【技术保护点】
1.一种基于PCIE4.0的驱动卡，其特征在于，包括：驱动芯片、时钟芯片、驱动板上行口、驱动板下行口和EEPROM；所述驱动芯片通过PCIE信号与驱动板上行口和驱动板下行口通信；所述时钟芯片输出第一100MHZ时钟信号，所述时钟芯片通过自身晶振模块产生的第一100MHZ时钟信号与驱动芯片通信；所述时钟芯片还通过自身晶振模块产生的第一100MHZ时钟信号与驱动板下行口通信；所述驱动板上行口通过I2C总线和驱动板下行口相连；所述EEPROM通过I2C总线和驱动板芯片相连。

【技术特征摘要】
1.一种基于PCIE4.0的驱动卡，其特征在于，包括：驱动芯片、时钟芯片、驱动板上行口、驱动板下行口和EEPROM；所述驱动芯片通过PCIE信号与驱动板上行口和驱动板下行口通信；所述时钟芯片输出第一100MHZ时钟信号，所述时钟芯片通过自身晶振模块产生的第一100MHZ时钟信号与驱动芯片通信；所述时钟芯片还通过自身晶振模块产生的第一100MHZ时钟信号与驱动板下行口通信；所述驱动板上行口通过I2C总线和驱动板下行口相连；所述EEPROM通过I2C总线和驱动板芯片相连。2.根据权利要求1所述的一种基于PCIE4.0的驱动卡，其特征在于,还包括上行设备CPU，所述上行设备CPU输出第二100MHZ时钟信号。3.根据权利要求2所述的一种基于PCIE4.0的驱动卡，其特征在于，所述第二100MHZ时...

【专利技术属性】
技术研发人员：赵伟涛，
申请(专利权)人：贵州浪潮英信科技有限公司，
类型：新型
国别省市：贵州,52