一种图像压缩装置、方法和FPGA板卡制造方法及图纸

本发明专利技术实施例公开了一种图像压缩装置、方法和FPGA板卡，仲裁模块与RISC‑V处理器具有通信连接，用于接收RISC‑V处理器传输的RGB编码图像；仲裁模块分别与存储模块以及图像处理模块连接，用于将接收的RGB编码图像传输至存储模块；图像处理模块与存储模块连接，用于从存储模块读取RGB编码图像，将RGB编码图像转换为JPEG编码图像，并将JPEG编码图像存储至存储模块，以便于后续可以直接获取到JPEG编码图像。通过在FPGA上设置图像压缩装置，实现了RISC‑V处理器的自主外设设计，利用RISC‑V处理器对FPGA上图像压缩装置的工作流程进行调控，在RISC‑V架构上实现了图像的压缩。

An Image Compression Device, Method and FPGA Board

The embodiment of the invention discloses an image compression device, a method and a FPGA board. The arbitration module has a communication connection with the RISC V processor to receive RGB coded images transmitted by the RISC V processor, and the arbitration module is connected with the storage module and the image processing module respectively to transmit the received RGB coded images to the storage module. It is used to read RGB encoding image from storage module, convert RGB encoding image to JPEG encoding image, and store JPEG encoding image to storage module so that JPEG encoding image can be directly acquired in the future. By setting up image compression device on the FPGA, the independent peripheral design of RISC_V processor is realized. The workflow of image compression device on the FPGA is controlled by RISC_V processor, and image compression is realized on the RISC_V architecture.

【技术实现步骤摘要】
一种图像压缩装置、方法和FPGA板卡
本专利技术涉及芯片设计
，特别是涉及一种图像压缩装置、方法和FPGA板卡。
技术介绍
在处理器领域，目前主流的架构为x86与ARM架构，经过几十年的发展，为了能够保持架构的向后兼容性以及现代处理器架构技术的不断发展成熟，现代的x86与ARM架构的架构极为冗长，其文档长达几百或数千页。最近推出的RISC-V架构，不存在向后兼容的问题，并且由于计算机体系结构经过多年的发展已经成为比较成熟的技术。同时RISC-V完全开源，对于开发者可以节省高昂的授权费。目前RISC-V架构已经在全球范围内掀起了一场热潮。但是目前的RISC-V架构显示出现的图像是RGB编码图像，无法实现图像的压缩功能。可见，如何在RISC-V架构上实现图像的压缩，是本领域技术人员亟待解决的问题。
技术实现思路
本专利技术实施例的目的是提供一种图像压缩装置、方法和FPGA板卡，可以在RISC-V架构上实现图像的压缩。为解决上述技术问题，本专利技术实施例提供一种图像压缩装置，应用于FPGA，所述装置包括仲裁模块、存储模块和图像处理模块；所述仲裁模块与RISC-V处理器具有通信连接，用于接收所述RISC-V处理器传输的RGB编码图像；所述仲裁模块分别与所述存储模块以及所述图像处理模块连接，用于将接收的RGB编码图像传输至所述存储模块；所述图像处理模块与所述存储模块连接，用于从所述存储模块读取RGB编码图像，将所述RGB编码图像转换成JPEG编码图像，并将所述JPEG编码图像存储至所述存储模块。可选的，所述图像处理模块包括转换子模块和JPEG处理子模块；所述转换子模块，用于从所述存储模块读取RGB编码图像，将所述RGB编码图像转换为YUV编码图像，并将所述YUV编码图像按照JPEG编码格式要求传输至所述JPEG处理子模块；所述JPEG处理子模块与所述存储模块连接，用于将YUV编码图像进行压缩处理得到JPEG编码图像，并将所述JPEG编码图像存储至所述存储模块。可选的，所述存储模块包括RGB存储子模块和JPEG存储子模块；所述RGB存储子模块分别与所述仲裁模块以及所述转换子模块连接，用于存储所述仲裁模块传输的RGB编码图像；所述JPEG存储子模块分别与所述仲裁模块以及所述JPEG处理子模块连接，用于存储所述JPEG处理子模块传输的JPEG编码图像。可选的，所述RGB存储子模块通过AXI总线分别与所述仲裁模块以及所述转换子模块连接；所述JPEG存储子模块通过AXI总线与所述仲裁模块连接，并通过AHB2AXI与所述JPEG处理子模块连接。可选的，所述仲裁模块通过AXI接口实现与RISC-V处理器的通信。可选的，所述仲裁模块与上位机具有通信连接，用于当接收到上位机发送的图像获取请求时，从所述存储模块读取所述JPEG编码图像，并将所述JPEG编码图像传输至所述上位机。本专利技术实施例还提供了一种图像压缩方法，应用于FPGA，所述方法包括：接收RISC-V处理器传输的RGB编码图像；将所述RGB编码图像存储至第一预设位置；从所述第一预设位置读取所述RGB编码图像，将所述RGB编码图像转换成JPEG编码图像；将所述JPEG编码图像存储至第二预设位置。可选的，所述将所述RGB编码图像转换成JPEG编码图像包括：将所述RGB编码图像转换为YUV编码图像；将所述YUV编码图像进行压缩处理得到JPEG编码图像。可选的，在所述将所述JPEG编码图像存储至第二预设位置之后还包括：当接收到上位机发送的图像获取请求时，从所述第二预设位置读取所述JPEG编码图像，并将所述JPEG编码图像传输至所述上位机。本专利技术实施例还提供了一种FPGA板卡，包括上述的图像压缩装置。由上述技术方案可以看出，在FPGA上设置仲裁模块、存储模块和图像处理模块；图像处理模块可以用于对图像进行压缩处理得到JPEG编码图像。为了实现图像处理模块与RISC-V处理器之间的通信，在FPGA上设置了与RISC-V处理器具有通信连接的仲裁模块，用于接收RISC-V处理器传输的RGB编码图像；仲裁模块分别与存储模块以及图像处理模块连接，用于将接收的RGB编码图像传输至存储模块；图像处理模块与存储模块连接，用于从存储模块读取RGB编码图像，将RGB编码图像转换为JPEG编码图像，并将JPEG编码图像存储至存储模块，以便于后续可以直接获取到JPEG编码图像。通过在FPGA上设置图像压缩装置，实现了RISC-V处理器的自主外设设计，利用RISC-V处理器对FPGA上图像压缩装置的工作流程进行调控，在RISC-V架构上实现了图像的压缩。附图说明为了更清楚地说明本专利技术实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种图像压缩装置的结构示意图；图2为本专利技术实施例提供的一种设置有图像压缩装置的FPGA的结构示意图；图3为本专利技术实施例提供的一种图像压缩方法的流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本专利技术保护范围。为了使本
的人员更好地理解本专利技术方案，下面结合附图和具体实施方式对本专利技术作进一步的详细说明。接下来，详细介绍本专利技术实施例所提供的一种图像压缩装置。图1为本专利技术实施例提供的一种图像压缩装置的结构示意图，应用于FPGA，该装置包括仲裁模块1、存储模块2和图像处理模块3。图像处理模块3可以用于对图像进行压缩处理得到JPEG编码图像。图像处理模块3属于主控端(master)，RISC-V处理器也为master，二者不可以直接通信，因此，在本专利技术实施例中，通过在图像处理模块3的外围封装仲裁模块1和存储模块2来实现图像处理模块3和RISC-V处理器之间的通信。仲裁模块1与RISC-V处理器具有通信连接，用于接收RISC-V处理器传输的RGB编码图像。RISC-V处理器预留的外设接口为AXIslave接口，因此在本专利技术实施例中，可以将图像压缩装置封装成AXI接口，仲裁模块1通过AXI接口实现与RISC-V处理器的通信。仲裁模块1分别与存储模块2以及图像处理模块3连接，当仲裁模块1接收到RISC-V处理器传输的RGB编码图像后，便可以将该RGB编码图像传输至存储模块2。图像处理模块3与存储模块2连接，用于从存储模块2读取RGB编码图像，将RGB编码图像转换成JPEG编码图像，并将JPEG编码图像存储至存储模块2。仲裁模块1与上位机具有通信连接，用于当接收到上位机发送的图像获取请求时，从存储模块2读取JPEG编码图像，并将JPEG编码图像传输至上位机。考虑到在实际应用中，可能会出现仲裁模块1接收到上位机发送的图像获取请求时，存储模块2中不存在JPEG编码图像的情况，出现该种情况的原因可能是图像处理模块3正在对RGB编码图像进行处理。图像处理模块3与仲裁模块1直接连接，在具体实现中，仲裁模块1可以直接访问图像处本文档来自技高网...

【技术保护点】
1.一种图像压缩装置，其特征在于，应用于FPGA，所述装置包括仲裁模块、存储模块和图像处理模块；所述仲裁模块与RISC‑V处理器具有通信连接，用于接收所述RISC‑V处理器传输的RGB编码图像；所述仲裁模块分别与所述存储模块以及所述图像处理模块连接，用于将接收的RGB编码图像传输至所述存储模块；所述图像处理模块与所述存储模块连接，用于从所述存储模块读取RGB编码图像，将所述RGB编码图像转换成JPEG编码图像，并将所述JPEG编码图像存储至所述存储模块。

【技术特征摘要】
1.一种图像压缩装置，其特征在于，应用于FPGA，所述装置包括仲裁模块、存储模块和图像处理模块；所述仲裁模块与RISC-V处理器具有通信连接，用于接收所述RISC-V处理器传输的RGB编码图像；所述仲裁模块分别与所述存储模块以及所述图像处理模块连接，用于将接收的RGB编码图像传输至所述存储模块；所述图像处理模块与所述存储模块连接，用于从所述存储模块读取RGB编码图像，将所述RGB编码图像转换成JPEG编码图像，并将所述JPEG编码图像存储至所述存储模块。2.根据权利要求1所述的装置，其特征在于，所述图像处理模块包括转换子模块和JPEG处理子模块；所述转换子模块，用于从所述存储模块读取RGB编码图像，将所述RGB编码图像转换为YUV编码图像，并将所述YUV编码图像按照JPEG编码格式要求传输至所述JPEG处理子模块；所述JPEG处理子模块与所述存储模块连接，用于将YUV编码图像进行压缩处理得到JPEG编码图像，并将所述JPEG编码图像存储至所述存储模块。3.根据权利要求2所述的装置，其特征在于，所述存储模块包括RGB存储子模块和JPEG存储子模块；所述RGB存储子模块分别与所述仲裁模块以及所述转换子模块连接，用于存储所述仲裁模块传输的RGB编码图像；所述JPEG存储子模块分别与所述仲裁模块以及所述JPEG处理子模块连接，用于存储所述JPEG处理子模块传输的JPEG编码图像。4.根据权利要求3所述的装置，其特征在于，所述RGB存储子模...

【专利技术属性】
技术研发人员：于锦辉，
申请(专利权)人：广东浪潮大数据研究有限公司，
类型：发明
国别省市：广东,44