一种基于片外存储的可变速率调制器及信号产生方法技术

本发明专利技术实施例提供一种基于片外存储的可变速率调制器及信号产生方法，该信号调制器包括基于片外存储模块的多路并行DDS模块，其中：所述片外存储模块用于存储处理后的信号的基带波形；所述多路并行DDS模块用于根据多路并行DDS技术从所述片外存储模块读取基带波形并进行调制，得到任意速率的调制信号并将其输出。本发明专利技术实施例提供的一种基于片外存储的可变速率调制器及信号产生方法，在保证信息序列不变，硬件平台，数模转换器精度不变的情况下，通过片外存储器，存储较大的内插系数N以及量化位数W生成的基带波形，使得数字通信信号的质量有了明显的改善，大大抑制了杂散噪声，降低了相位噪声，改善了EVM，提高了数字信号的性能。

A Variable Rate Modulator and Signal Generation Method Based on Off-chip Storage

The embodiment of the present invention provides a variable rate modulator based on off-chip storage and a signal generation method. The signal modulator includes a multi-channel parallel DDS module based on the off-chip storage module, in which the off-chip storage module is used to store the baseband waveform of the processed signal, and the multi-channel parallel DDS module is used to read the base from the off-chip storage module according to the multi-channel parallel DDS technology. With waveform and modulation, the modulation signal at any rate can be obtained and output. The embodiment of the present invention provides a variable rate modulator and signal generation method based on off-chip storage, which can store larger interpolation coefficient N and baseband waveform generated by quantization bit W through off-chip memory under the condition that the information sequence is unchanged, the hardware platform and the precision of digital-to-analog converter are unchanged, thus greatly improving the quality of digital communication signal and restraining it. Stray noise is made, phase noise is reduced, EVM is improved and the performance of digital signal is improved.

【技术实现步骤摘要】
一种基于片外存储的可变速率调制器及信号产生方法
本专利技术涉及通信领域，尤其涉及一种基于片外存储的可变速率调制器及信号产生方法。
技术介绍
随着通信技术的不断发展，为了满足对信道容量、通信质量的更高要求，各种通信系统中越来越多的采用数字调制方式实现信息的远距离传输。数字调制技术具有抗干扰紊乱能力强、错误易于控制、易于保密等诸多优点，因此被广泛应用于多个领域。系统对数字通信信号质量的要求也随着技术的发展越来越高，常用于衡量数字通信信号质量的参数有：误差向量幅度(ErrorVectorMagnitude，以下简称EVM)、杂散、相位噪声等。误差矢量幅度(EVM)作为一个衡量数字调制信号调制质量的重要指标，其定义为误差矢量在符号采样点时间上的均方根值，实际中常表示为误差矢量的均方根与理想基准信号平均功率的均方根的百分比。由于实际调制矢量受到系统中非理想因素(非线性和相位噪声等因素)的影响，EVM表征了实际测试信号与理想基准信号相比较，由于系统原因而被恶化的程度。杂散干扰是一个系统频段外的杂散辐射落入到另外一个系统的接收频段内造成的干扰。杂散干扰是由发射机产生的，包括功放产生和放大的热噪声、系统的互调产物，以及接收频率范围内收到的其他干扰，直接影响了系统的接收灵敏度。相位噪声是指系统(如各种射频器件)在各种噪声的作用下引起的系统输出信号相位的随机变化。它是衡量频率标准源(高稳晶振、原子频标等)频稳质量的重要指标。数字通信信号可以采用直接数字式频率合成(DirectDigitalSynthesizer，以下简称DDS)的方法产生，由于数字通信信号的广泛应用，因此对该技术的质量要求更加严格，现有的数字通信信号在误差向量幅度、杂散和相位噪声上的表现不尽如人意，因此急需一种高性能信号调制器和信号发生方法来解决此问题。
技术实现思路
本专利技术实施例为克服上述技术缺陷，提供一种基于片外存储的可变速率调制器及信号产生方法。第一方面，本专利技术实施例提供一种基于片外存储的可变速率调制器，包括基于片外存储模块的多路并行DDS模块，其中：所述片外存储模块用于存储处理后的信号的基带波形；所述多路并行DDS模块包括多路并行相乘器、载波产生模块、多路并行累加器和并串转换模块；所述载波产生模块用于根据DDS原理产生频率可调的载波信号；所述多路并行相乘器用于根据所述载波信号对所述基带波形进行调制，得到多路并行调制波形，发送至所述多路并行累加器；所述多路并行累加器用于将所述多路并行调制波形进行累加，得到累加波形，发送至所述并串转换模块；所述并串转换模块用于将所述累加波形进行并串转换，得到调制信号并输出。第二方面，本专利技术实施例提供一种基于第一方面所述调制器的信号产生方法，包括：根据通过调制类型得到的正交调制模型表达式，对待发送的PN码序列处理，得到信号的基带波形，并将基带波形存储在片外存储模块中；根据多路并行DDS技术从所述片外存储模块读取所述基带波形并进行调制，得到调制信号并将其输出。本专利技术实施例提供的一种基于片外存储的可变速率调制器及信号产生方法，在保证信息序列不变，硬件平台，数模转换器精度不变的情况下，通过片外存储器，存储较大的内插系数N以及量化位数W生成的基带波形，使得数字通信信号的质量有了明显的改善，大大抑制了杂散噪声，降低了相位噪声，改善了EVM，提高了数字信号的性能。附图说明图1为本专利技术实施例提供的一种基于片外存储的可变速率调制器的结构示意图；图2为本专利技术实施例提供的一种基于片外存储的可变速率调制器的信号产生方法的流程示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图1为本专利技术实施例提供的一种基于片外存储的可变速率调制器，如图1所示，包括基于片外存储模块11的多路并行DDS模块，其中：所述片外存储模块11用于存储处理后的信号的基带波形；所述多路并行DDS模块包括多路并行相乘器12、载波产生模块13、多路并行累加器14和并串转换模块15；所述载波产生模块13用于根据DDS原理产生频率可调的载波信号；所述多路并行相乘器12用于根据所述载波信号对所述基带波形进行调制，得到多路并行调制波形，发送至所述多路并行累加器14；所述多路并行累加器14用于将所述多路并行调制波形进行累加，得到累加波形，发送至所述并串转换模块15；所述并串转换模块15用于将所述累加波形进行并串转换，得到调制信号并输出。本专利技术实施例提供的基于片外存储的可变速率调制器，是采用多路并行DDS技术来产生数字通信信号的。为了提高数字通信信号的性能，在基于直接数字式频率合成技术产生数字调制信号的模型下，通过适当增加DDS的深度以及宽度，提升调制信号的性能。该信号调制器产生调制信号的方法是，首先根据正交调制模型表达式中的同相分量和正交分量对待发送的PN码序列处理，得到信号的基带波形，存入片外存储模块11。载波产生模块13根据DDS原理产生频率可调的载波信号；同时用一恒定步进循环读取片外存储模块11中的基带波形；多路并行相乘器12，用载波产生模块13产生的载波将读取出的基带波形调制，得到多路并行调制波形，多路并行累加器14将多路并行调制波形进行累加，得到累加波形，并串转换模块15将累加波形进行并串转换，得到最终的调制信号并输出。因此，在此模型的基础上，通过增大对PN码的采样率，也就是增大内插系数N，增大I/Q两路基带波形的量化位宽，提高DDS的深度与宽度，以此提高基带波形的性能。但由于FPGA片上存储资源是有限的，当系统所要求的性能指标需要较大的内插系数以及量化位宽，片上存储资源不能满足系统要求时，可以通过外加片外存储模块11来实现高性能信号的产生。产生I/Q两路基带波形的步骤如下：将待发送的序列PN码形成基带波形步骤1：首先将长度为m的伪随机PN码序列d(i),i＝0,1,2,...,m-1进行N倍内插，得到内插后的序列将dN(i)进行对极化处理后进行串并转换，形成IN(i)和QN(i)；步骤2：将步骤1形成的IN(i)和QN(i)两路信息序列分别用冲击响应为h(n)的有限长脉冲成型数字滤波器进行脉冲成型，此滤波器应具有消除码间串扰的作用；步骤3：通过步骤2可得I/Q两路基带波形和最后将两路基带波形W位量化，并存储与FPGA的存储器中。采用上述方法产生的基带波形，其杂散干扰，相位噪声以及EVM与内插系数N以及量化位数W有一定的关系。仅以I路信号为例，说明其关系。假设I路基带波形I(n)是由N倍内插得到的，将其存储在存储器中后，以一个固定的频率控制字累加来寻址它，设系统时钟为FS，此时，若要发出码元速率为RB的信号，那么每个码元需要FS/RB个系统时钟。又因为在存储器中每个码元由N个点来表示的，所以每个点需要被保持FS/RB/N个系统时钟。记未被保持过的序列为I1(n)，该序列每个码元由N个点表示，频谱记为I1(k)，该频谱是以N×RB为周期进行延拓的。对序列I1(n)保持FS/RB/N个系统时钟，就相当于对I1(n)本文档来自技高网...

【技术保护点】
1.一种基于片外存储的可变速率调制器，其特征在于，包括基于片外存储模块的多路并行DDS模块，其中：所述片外存储模块用于存储处理后的信号的基带波形；所述多路并行DDS模块包括多路并行相乘器、载波产生模块、多路并行累加器和并串转换模块；所述载波产生模块用于根据DDS原理产生频率可调的载波信号；所述多路并行相乘器用于根据所述载波信号对所述基带波形进行调制，得到多路并行调制波形，发送至所述多路并行累加器；所述多路并行累加器用于将所述多路并行调制波形进行累加，得到累加波形，发送至所述并串转换模块；所述并串转换模块用于将所述累加波形进行并串转换，得到调制信号并输出。

【技术特征摘要】
1.一种基于片外存储的可变速率调制器，其特征在于，包括基于片外存储模块的多路并行DDS模块，其中：所述片外存储模块用于存储处理后的信号的基带波形；所述多路并行DDS模块包括多路并行相乘器、载波产生模块、多路并行累加器和并串转换模块；所述载波产生模块用于根据DDS原理产生频率可调的载波信号；所述多路并行相乘器用于根据所述载波信号对所述基带波形进行调制，得到多路并行调制波形，发送至所述多路并行累加器；所述多路并行累加器用于将所述多路并行调制波形进行累加，得到累加波形，发送至所述并串转换模块；所述并串转换模块用于将所述累加波形进行并串转换，得到调制信号并输出。2.一种基于权利要求1所述调制器的信号产生方法，其特征在于，包括：根据通过调制类型得到的正交调制模型表达式，对待发送的PN码序列处理，得到信号的基带波形，并将基带波形存储在片外存储模块中；根据多路并行DDS技术从所述片外存储模块读取所述基带波形并进行调制，得到调制信号并将其输出。3.根据权利要求2所述的方法，其特征在于，所述根据通过调制类型得到的正交调制模型表达式，对待发送的PN码序列处理，得到信号的基带波形，具体包括：根据内插系数N将所述PN码序列进行N倍内插，得到内插后的序列；根据同相分量和正交分量将所述内插后的序列对极化处理后进行串并转换，得到两路信息序列；将所述两路信息序列进行脉冲成型处理和量化...

【专利技术属性】
技术研发人员：岳平越，王帅，朱晓晴，杨烜赫，孟恩同，卢琨，张昊星，
申请(专利权)人：北京理工大学，
类型：发明
国别省市：北京,11