静电放电保护的电路、系统及方法技术方案

本发明专利技术实施例揭露一种静电放电保护的电路、系统及方法，其中所述电路包含放电装置、电阻元件及旁路装置。所述放电装置安置于第一电压总线与第二电压总线之间。所述电阻元件经配置以响应于高到低静电放电ESD事件而启动所述放电装置，在所述高到低ESD事件期间，所述第一电压总线相对于所述第二电压总线呈高电位。所述旁路装置经配置以响应于低到高ESD事件而绕过所述电阻元件且启动所述放电装置，在所述低到高ESD事件期间，所述第二电压总线相对于所述第一电压总线呈高电位。

The Circuit, System and Method of Electrostatic Discharge Protection

The embodiment of the invention discloses a circuit, system and method for electrostatic discharge protection, wherein the circuit comprises a discharge device, a resistance element and a bypass device. The discharge device is arranged between the first voltage bus and the second voltage bus. The resistance element is configured to start the discharge device in response to ESD events from high to low ESD. During the period from high to low ESD events, the first voltage bus has a high potential relative to the second voltage bus. The bypass device is configured to bypass the resistance element and start the discharge device in response to a low to high ESD event. During the low to high ESD event, the second voltage bus presents a high potential relative to the first voltage bus.

【技术实现步骤摘要】
静电放电保护的电路、系统及方法
本专利技术实施例涉及静电放电保护的电路、系统及方法。
技术介绍
静电放电(ESD)事件可随地发生，例如制造及组装过程区域、生产测试环境、运输及现场应用。ESD可由用户应用暂态过量供应电流、不佳接地、供应电压与接地之间的低电阻路径、短路引脚及电路的内部损坏引起。ESD事件可在短时间(通常为从数百皮秒到数百纳秒)内载送数安培的电流。此些事件对敏感电子组件及集成电路(IC)危害极大。如果将IC暴露于超出数据表规格的条件，那么其会最终失效。IC中的ESD保护装置保护电路免受ESD切换以防止IC出故障或崩溃。
技术实现思路
根据本专利技术的实施例，一种电路包括：放电装置，其位于第一电压总线与第二电压总线之间；电阻元件，其经配置以响应于高到低静电放电(ESD)事件而启动所述放电装置，在所述高到低ESD事件期间，所述第一电压总线相对于所述第二电压总线呈高电位；及旁路装置，其经配置以响应于低到高ESD事件而绕过所述电阻元件且启动所述放电装置，在所述低到高ESD事件期间，所述第二电压总线相对于所述第一电压总线呈高电位。根据本专利技术的实施例，一种系统包括：内部电路；及若干装置，其经配置以保护所述内部电路免受ESD事件，所述装置的各者包含：放电装置，其位于第一电压总线与第二电压总线之间；电阻元件，其经配置以响应于高到低静电放电(ESD)事件而启动所述放电装置，在所述高到低ESD事件期间，所述第一电压总线相对于所述第二电压总线呈高电位；及旁路装置，其经配置以响应于低到高ESD事件而绕过所述电阻元件且启动所述放电装置，在所述低到高ESD事件期间，所述第二电压总线相对于所述第一电压总线呈高电位。根据本专利技术的实施例，一种方法包括：在第一电压总线与第二电压总线之间提供放电装置，在正常操作期间，所述第一电压总线具有高于所述第二电压总线的电压电平；由电阻元件响应于高到低(HL)类型的ESD事件而启动所述放电装置，在所述HL类型的所述ESD事件期间，所述第一电压总线相对于所述第二电压总线呈高电位；及由旁路装置响应于低到高(LH)类型的ESD事件而启动所述放电装置，在所述LH类型的所述ESD事件期间，所述第二电压总线相对于所述第一电压总线呈高电位，所述旁路装置绕过所述电阻元件。附图说明从结合附图阅读的以下详细描述最佳理解本揭露实施例的方面。应注意，根据业界常规做法，各种构件未按比例绘制。实际上，为使讨论清楚，可任意增大或减小各种构件的尺寸。图1为根据一些实施例的用于静电放电(ESD)保护的ESD装置的框图。图2为根据一些实施例的图1中所绘示的ESD装置的电路图。图3A为展示图2中所绘示的ESD装置上的高到低切换的模拟结果的图式。图3B为展示图2中所绘示的ESD装置上的低到高切换的模拟结果的图式。图4为根据一些实施例的ESD装置的电路图。图5为根据一些实施例的ESD装置的电路图。图6为根据一些实施例的ESD装置的电路图。图7为根据一些实施例的用于ESD保护的系统的示意图。图8为展示根据一些实施例的ESD保护的方法的流程图。具体实施方式以下揭露提供用于实施所提供标的的不同特征的诸多不同实施例或实例。下文将描述组件及布置的具体实例以简化本揭露实施例。当然，此些仅为实例且不意在限制。例如，在以下描述中，“使第一构件形成于第二构件上方或第二构件上”可包含其中形成直接接触的所述第一构件及所述第二构件的实施例，且也可包含其中额外构件可形成于所述第一构件与所述第二构件之间使得所述第一构件及所述第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号及/或字母。此重复旨在简化及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。此外，为了方便描述，可在本文中使用例如“下面”、“下方”、“下”、“上方”、“上”及其类似者的空间相对术语来描述一元件或构件与另一(些)元件或构件的关系，如图中所绘示。除图中所描绘的定向之外，空间相对术语也打算涵盖装置在使用或操作中的不同定向。设备可依其它方式定向(旋转90度或依其它定向)，且也可据此解译本文中所使用的空间相对描述词。本揭露实施例提供一种用于静电放电(ESD)保护的ESD装置。所述ESD装置包含触发装置、电阻元件及旁路装置。所述触发装置经配置以检测ESD事件且在检测到ESD事件时发出触发信号。所述电阻元件响应于归因于高到低ESD切换的所述触发信号而建立电压降以启动放电装置来使ESD电流放电。所述高到低ESD切换对应于ESD应力的PS模式或ND模式。所述旁路装置经配置以响应于归因于低到高ESD切换的所述触发信号而绕过所述电阻元件且启动所述放电装置。所述低到高ESD切换对应于ESD应力的PD模式或NS模式。图1为根据一些实施例的用于静电放电(ESD)保护的ESD装置10的框图。参考图1，ESD装置10包含触发装置12、电阻元件14、旁路装置16及放电装置18。放电装置18耦合于第一电压总线VDD与第二电压总线VSS之间。在实施例中，VDD在从约6伏特(V)到约20V的范围内，且VSS为例如接地电压的参考电压。放电装置18通常保持切断状态，直到发生ESD事件。触发装置12检测是否发生ESD事件，且如果确认发生ESD事件，那么响应于所述ESD事件而发送触发信号到节点G以启动放电装置18。可依据静电充电及放电路径的极性来将ESD事件分类成四种切换模式：PS模式、NS模式、PD模式及ND模式。(1)PS模式指将正ESD电压施加到芯片中的引脚时的情况，其中VSS引脚接地且VDD引脚及其它引脚浮动。(2)NS模式指将负ESD电压施加到芯片中的引脚时的情况，其中VSS引脚接地且VDD引脚及其它引脚浮动。(3)PD模式指将正ESD电压施加到芯片中的引脚时的情况，其中VDD引脚接地且VSS引脚及其它引脚浮动。(4)ND模式指将负ESD电压施加到芯片中的引脚时的情况，其中VDD引脚接地且VSS引脚及其它引脚浮动。在本揭露实施例中，高到低(下文中指称“HL”)切换发生于相对较高ESD应力出现于第一电压总线VDD上且第二电压总线VSS相对较低时，此对应于上述PS模式及ND模式。另外，低到高(下文中指称“LH”)切换发生于相对较低ESD应力出现于第一电压总线VDD上且第二电压总线VSS相对较高时，此对应于上述PD模式及NS模式。电阻元件14响应于归因于HLESD事件的节点G处的触发信号而建立电压降以启动放电装置18。电阻元件14可对HLESD作出有效响应，但无法对LHESD作出有效响应。由旁路装置16响应于LHESD事件而绕过电阻元件14。在操作中，旁路装置16响应于归因于LHESD事件的节点G处的触发信号而启动放电装置18。因此，放电装置18在第一电压总线VDD与第二电压总线VSS之间使ESD电流放电。图2为根据一些实施例的图1中所绘示的ESD装置10的电路图。参考图2，ESD装置10的电阻元件14包含电阻器。在实施例中，电阻器的电阻为约300千欧姆(KΩ)。ESD装置10的放电装置18包含例如n型晶体管的晶体管。在实施例中，放电装置18包含高电子迁移率晶体管(HEMT)，例如氮化镓(GaN)HEMT。HEMT通常用作集成电路中的数字通断开关。HEMT(也称作调制掺杂场效晶体管(MODFET)或异本文档来自技高网...

【技术保护点】
1.一种电路，其包括：放电装置，其位于第一电压总线与第二电压总线之间；电阻元件，其经配置以响应于高到低静电放电ESD事件而启动所述放电装置，在所述高到低ESD事件期间，所述第一电压总线相对于所述第二电压总线呈高电位；及旁路装置，其经配置以响应于低到高ESD事件而绕过所述电阻元件且启动所述放电装置，在所述低到高ESD事件期间，所述第二电压总线相对于所述第一电压总线呈高电位。

【技术特征摘要】
2017.10.13 US 62/572,085;2018.02.22 US 15/902,4311.一种电路，其包括：放电装置，其位于第一电压总线与第二电压总线之间；电阻元件，其经配置以响应于高到低静电放电ESD事件而启动所述放电装置，在所述高到低ESD事件期间，所述第一电压总线相对于所述第二电压总线呈高电位；及旁路装置，其经配置以响应于低到高ESD事件而绕过所述电阻元件且启动所述放电装置，在所述低到高ESD事件期间，所述第二电压总线相对于所述第一电压总线呈高电位。2.根据权利要求1所述的电路，其进一步包括经配置以检测ESD事件的触发装置，其中所述触发装置安置于所述第一电压总线与所述电阻元件的一端之间。3.根据权利要求2所述的电路，其中所述触发装置包含电容器。4.根据权利要求2所述的电路，其中所述触发装置包含晶体管，所述晶体管包含一起耦合到所述第一电压总线的源极及漏极且包含耦合到所述电阻元件的所述一端的栅极。5.根据权利要求2所述的电路，其中所述触发装置包含经叠接的若干晶体管。6.一种系统，其包括：内部电路；及若干装置，其经配置以保护所述内部电路免受ESD事件，所述装置的各者包含：放电装置，其位于第一电压总线与第二电压总线之间；电阻元件，其经配置以响应于高到低静电放电ESD事件而启动所述放电装置，...

【专利技术属性】
技术研发人员：赖明芳，林明正，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71