鳍式半导体器件及其形成方法技术

一种鳍式半导体器件及其形成方法，所述方法包括以下步骤：提供半导体衬底；在所述半导体衬底的表面形成多个鳍部掩膜侧墙，所述多个鳍部掩膜侧墙依次编号，其中，编号为奇数的奇数掩膜侧墙具有第一宽度，编号为偶数的偶数掩膜侧墙具有第二宽度，所述第一宽度与第二宽度不同；以所述鳍部掩膜侧墙为掩膜，在所述半导体衬底的表面刻蚀形成凸出的鳍部，所述鳍部包括对应于所述奇数掩膜侧墙的奇数鳍部以及对应于所述偶数掩膜侧墙的偶数鳍部。本发明专利技术方案可以使奇数鳍部的宽度与偶数鳍部的宽度不同，从而满足不同功能器件的需求。

Fin Semiconductor Device and Its Formation Method

A fin-type semiconductor device and its forming method comprise the following steps: providing a semiconductor substrate; forming a plurality of fin mask sidewalls on the surface of the semiconductor substrate, the plurality of fin mask sidewalls are numbered in turn, in which the odd mask sidewalls numbered odd number have the first width, and the even mask sidewalls numbered even number have the second width. The first width is different from the second width; using the fin mask side wall as a mask, the surface of the semiconductor substrate is etched to form protruding fins, which include odd fins corresponding to the odd mask side wall and even fins corresponding to the even mask side wall. The scheme of the invention can make the width of odd fin differ from that of even fin, so as to meet the needs of different functional devices.

【技术实现步骤摘要】
鳍式半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其是涉及一种鳍式半导体器件及其形成方法。
技术介绍
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(FinFieldEffectTransistor，FinFET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。为了满足不同功能器件的需求，需要形成不同宽度的鳍部。例如在根据FinFET形成的一种静态随机存储器(StaticRandomAccessMemory，SRAM)中，需要获得不同的奇数鳍部的宽度与偶数鳍部的宽度，以对所述SRAM的性能参数进行调整。因此，亟需一种获得不同的奇数鳍部的宽度与偶数鳍部的宽度的方法。
技术实现思路
本专利技术解决的技术问题是提供一种鳍式半导体器件及其形成方法，可以使奇数鳍部的宽度与偶数鳍部的宽度不同，从而满足不同功能器件的需求。为解决上述技术问题，本专利技术实施例提供一种鳍式半导体器件的形成方法，包括以下步骤：提供半导体衬底；在所述半导体衬底的表面形成多个鳍部掩膜侧墙，所述多个鳍部掩膜侧墙依次编号，其中，编号为奇数的奇数掩膜侧墙具有第一宽度，编号为偶数的偶数掩膜侧墙具有第二宽度，所述第一宽度与第二宽度不同；以所述鳍部掩膜侧墙为掩膜，在所述半导体衬底的表面刻蚀形成凸出的鳍部，所述鳍部包括对应于所述奇数掩膜侧墙的奇数鳍部以及对应于所述偶数掩膜侧墙的偶数鳍部。可选的，在所述半导体衬底的表面形成多个鳍部掩膜侧墙包括：在所述半导体衬底的表面形成多个心轴；在所述心轴周围形成侧墙；向所述侧墙进行第一倾斜角度离子注入，以在所述心轴一侧的侧墙内形成第一掺杂区；对所述侧墙进行刻蚀以在每个心轴的两侧形成所述鳍部掩膜侧墙，其中，对所述第一掺杂区的刻蚀速率大于其他部分的刻蚀速率；去除所述心轴。可选的，向所述侧墙进行第一倾斜角度离子注入的注入参数包括：掺杂离子选自四价离子、惰性离子、氩离子以及氮离子；注入角度为1度至30度。可选的，所述掺杂离子为锗离子。可选的，对所述侧墙进行刻蚀以在每个心轴的两侧形成鳍部掩膜侧墙包括：采用各向异性的干法刻蚀对所述侧墙进行刻蚀。可选的，在所述半导体衬底的表面形成多个鳍部掩膜侧墙包括：在所述半导体衬底的表面形成多个心轴，所述心轴的顶部覆盖有硬掩膜层；向所述心轴以及所述硬掩膜层进行第二倾斜角度离子注入，以在所述心轴一侧的内部形成第二掺杂区；对所述心轴进行刻蚀以形成窄心轴，其中，对所述第二掺杂区的刻蚀速率大于其他部分的刻蚀速率，以使所述窄心轴一侧的硬掩膜层下方具有空隙；在所述窄心轴以及所述硬掩膜层的周围形成侧墙，所述侧墙填充所述空隙；去除所述硬掩膜层以及所述窄心轴，所述侧墙作为所述鳍部掩膜侧墙。可选的，向所述心轴以及所述硬掩膜层进行第二倾斜角度离子注入的注入参数包括：掺杂离子选自四价离子、惰性离子、氩离子以及氮离子；注入角度为1度至30度。可选的，所述鳍式半导体器件包括静态随机存储器。可选的，所述静态随机存储器包括上拉晶体管以及传输晶体管，所述上拉晶体管包括至少一个上拉鳍部，所述传输晶体管包括第一传输鳍部以及第二传输鳍部；其中，所述上拉鳍部与所述第一传输鳍部为所述奇数鳍部；所述第二传输鳍部为所述偶数鳍部。可选的，所述静态随机存储器包括上拉晶体管以及传输晶体管，所述上拉晶体管包括至少一个上拉鳍部，所述传输晶体管包括第一传输鳍部以及第二传输鳍部；其中，所述第一传输鳍部为所述奇数鳍部；所述上拉鳍部与所述第二传输鳍部为所述偶数鳍部。为解决上述技术问题，本专利技术实施例提供一种鳍式半导体器件，包括：半导体衬底；多个鳍部掩膜侧墙，在所述半导体衬底的表面，所述多个鳍部掩膜侧墙依次编号，其中，编号为奇数的奇数掩膜侧墙具有第一宽度，编号为偶数的偶数掩膜侧墙具有第二宽度，所述第一宽度与第二宽度不同；凸出的鳍部，以所述鳍部掩膜侧墙为掩膜，在所述半导体衬底的表面刻蚀形成的，所述鳍部包括对应于所述奇数掩膜侧墙的奇数鳍部以及对应于所述偶数掩膜侧墙的偶数鳍部。可选的，所述鳍式半导体器件包括静态随机存储器。可选的，所述静态随机存储器包括上拉晶体管以及传输晶体管，所述上拉晶体管包括至少一个上拉鳍部，所述传输晶体管包括第一传输鳍部以及第二传输鳍部；其中，所述上拉鳍部与所述第一传输鳍部为所述奇数鳍部；所述第二传输鳍部为所述偶数鳍部。可选的，所述静态随机存储器包括上拉晶体管以及传输晶体管，所述上拉晶体管包括至少一个上拉鳍部，所述传输晶体管包括第一传输鳍部以及第二传输鳍部；其中，所述第一传输鳍部为所述奇数鳍部；所述上拉鳍部与所述第二传输鳍部为所述偶数鳍部。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：在本专利技术实施例中，提供半导体衬底；在所述半导体衬底的表面形成多个鳍部掩膜侧墙，所述多个鳍部掩膜侧墙依次编号，其中，编号为奇数的奇数掩膜侧墙具有第一宽度，编号为偶数的偶数掩膜侧墙具有第二宽度，所述第一宽度与第二宽度不同；以所述鳍部掩膜侧墙为掩膜，在所述半导体衬底的表面刻蚀形成凸出的鳍部，所述鳍部包括对应于所述奇数掩膜侧墙的奇数鳍部以及对应于所述偶数掩膜侧墙的偶数鳍部。采用本专利技术实施例的方案，通过形成多个鳍部掩膜侧墙，并且对所述多个鳍部掩膜侧墙依次编号，编号为奇数的奇数掩膜侧墙与编号为偶数的偶数掩膜侧墙分别具有一定的宽度，且两者宽度不同，进而以所述鳍部掩膜侧墙为掩膜形成奇数鳍部以及偶数鳍部，可以使奇数鳍部的宽度与偶数鳍部的宽度不同，从而满足不同功能器件的需求。进一步，在本专利技术实施例中，通过形成心轴以及在所述心轴周围的侧墙，进而向所述侧墙进行第一倾斜角度离子注入以及刻蚀，可以使对所述第一掺杂区的刻蚀速率大于其他部分的刻蚀速率，从而使包含有所述第一掺杂区的鳍部掩膜侧墙的宽度小于所述心轴的另一侧的鳍部掩膜侧墙的宽度，从而满足使奇数鳍部的宽度与偶数鳍部的宽度不同的需求。进一步，在本专利技术实施例中，通过形成心轴以及覆盖所述心轴顶部的硬掩膜层，并且向所述心轴以及所述硬掩膜层进行第二倾斜角度离子注入及刻蚀，可以使得对所述第二掺杂区的刻蚀速率大于其他部分的刻蚀速率，以使所述窄心轴一侧的硬掩膜层下方具有空隙，进而在所述窄心轴以及所述硬掩膜层的周围形成侧墙，使第二掺杂区一侧的侧墙宽度大于所述窄心轴另一侧的侧墙宽度，从而满足奇数鳍部的宽度与偶数鳍部的宽度不同的需求。进一步，在本专利技术实施例中，所述鳍式半导体器件可以包括SRAM，通过把所述奇数鳍部的宽度调整为大于或小于所述偶数鳍部的宽度，可以调整传输晶体管与上拉晶体管的饱和电流的比值，而不影响下拉晶体管与传输晶体管的饱和电流的比值，从而在调整该SRAM的Gamma参数时，不对Beta参数产生影响，以满足该SRAM器件对写入性能与读取性能的改善需求。附图说明图1是本专利技术实施例中一种鳍式半导体器件的形成方法的流程图；图2至图7是本专利技术实施例中另一种鳍式半导体器件的形成方法中各步骤对应的器件剖面结构示意图；图8至图13是本专利技术实施例中又一种鳍式半导体器件的形成方法中各步骤对应的器件剖面结构示意图；图14至图16是本专利技术实施例中一种静态随机存储器的形成方法中各步骤对应的器件结构顶视图。具体本文档来自技高网...

【技术保护点】
1.一种鳍式半导体器件的形成方法，其特征在于，包括以下步骤：提供半导体衬底；在所述半导体衬底的表面形成多个鳍部掩膜侧墙，所述多个鳍部掩膜侧墙依次编号，其中，编号为奇数的奇数掩膜侧墙具有第一宽度，编号为偶数的偶数掩膜侧墙具有第二宽度，所述第一宽度与第二宽度不同；以所述鳍部掩膜侧墙为掩膜，在所述半导体衬底的表面刻蚀形成凸出的鳍部，所述鳍部包括对应于所述奇数掩膜侧墙的奇数鳍部以及对应于所述偶数掩膜侧墙的偶数鳍部。

【技术特征摘要】
1.一种鳍式半导体器件的形成方法，其特征在于，包括以下步骤：提供半导体衬底；在所述半导体衬底的表面形成多个鳍部掩膜侧墙，所述多个鳍部掩膜侧墙依次编号，其中，编号为奇数的奇数掩膜侧墙具有第一宽度，编号为偶数的偶数掩膜侧墙具有第二宽度，所述第一宽度与第二宽度不同；以所述鳍部掩膜侧墙为掩膜，在所述半导体衬底的表面刻蚀形成凸出的鳍部，所述鳍部包括对应于所述奇数掩膜侧墙的奇数鳍部以及对应于所述偶数掩膜侧墙的偶数鳍部。2.根据权利要求1所述的鳍式半导体器件的形成方法，其特征在于，在所述半导体衬底的表面形成多个鳍部掩膜侧墙包括：在所述半导体衬底的表面形成多个心轴；在所述心轴周围形成侧墙；向所述侧墙进行第一倾斜角度离子注入，以在所述心轴一侧的侧墙内形成第一掺杂区；对所述侧墙进行刻蚀以在每个心轴的两侧形成所述鳍部掩膜侧墙，其中，对所述第一掺杂区的刻蚀速率大于其他部分的刻蚀速率；去除所述心轴。3.根据权利要求2所述的鳍式半导体器件的形成方法，其特征在于，向所述侧墙进行第一倾斜角度离子注入的注入参数包括：掺杂离子选自四价离子、惰性离子以及氮离子；注入角度为1度至30度。4.根据权利要求3所述的鳍式半导体器件的形成方法，其特征在于，所述掺杂离子为锗离子。5.根据权利要求2所述的鳍式半导体器件的形成方法，其特征在于，对所述侧墙进行刻蚀以在每个心轴的两侧形成鳍部掩膜侧墙包括：采用各向异性的干法刻蚀对所述侧墙进行刻蚀。6.根据权利要求1所述的鳍式半导体器件的形成方法，其特征在于，在所述半导体衬底的表面形成多个鳍部掩膜侧墙包括：在所述半导体衬底的表面形成多个心轴，所述心轴的顶部覆盖有硬掩膜层；向所述心轴以及所述硬掩膜层进行第二倾斜角度离子注入，以在所述心轴一侧的内部形成第二掺杂区；对所述心轴进行刻蚀以形成窄心轴，其中，对所述第二掺杂区的刻蚀速率大于其他部分的刻蚀速率，以使所述窄心轴一侧的硬掩膜层下方具有空隙；在所述窄心轴以及所述硬掩膜层的周围形成侧墙，所述侧墙填充所述空隙；去除所述硬掩膜层以及所述窄心轴，所述侧墙作为所述鳍部掩膜侧墙。7.根据权利要求6所述的鳍式半导体器件的形成方法，其特征在于，向所述心轴以...

【专利技术属性】
技术研发人员：王楠，王媛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31