具有不同高度的管芯结构的芯片封装件及其形成方法技术

本发明专利技术提供了芯片封装件的结构及其形成方法。芯片封装件包括衬底、附接至衬底的第一芯片堆叠件和附接至衬底的第二芯片堆叠件。第一芯片堆叠件和第二芯片堆叠件附接至衬底的相同侧。芯片封装件还包括围绕第一芯片堆叠件和第二芯片堆叠件的模塑料层。模塑料层覆盖第一芯片堆叠件的最顶面。模塑料层的最顶面与第二芯片堆叠件的最顶面大致共面。本发明专利技术的实施例还涉及具有不同高度的管芯结构的芯片封装件及其形成方法。

Chip Packages with Different Height Tube Core Structures and Their Formation Method

The invention provides the structure of the chip package and the forming method thereof. The chip package includes a substrate, a first chip stack attached to the substrate and a second chip stack attached to the substrate. The first chip stack and the second chip stack are attached to the same side of the substrate. The chip package also includes a moulding layer around the first chip stack and the second chip stack. The moulding layer covers the top surface of the first chip stack. The top surface of the moulding layer is roughly coplanar with the top surface of the second chip stack. The embodiments of the present invention also relate to chip packages with different height core structures and their forming methods.

【技术实现步骤摘要】
具有不同高度的管芯结构的芯片封装件及其形成方法
本专利技术的实施例涉及具有不同高度的管芯结构的芯片封装件及其形成方法。
技术介绍
半导体器件用在诸如个人电脑、手机、数码相机和其他电子设备的各种电子应用中。通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体层，并且使用光刻和蚀刻工艺图案化各个材料层以在半导体衬底上形成电路组件和元件来制造这些半导体器件。半导体产业通过最小部件尺寸的不断减小来持续地改进各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许在给定的区域中集成更多的组件。在一些应用中，这些较小的电子组件也使用利用较少的面积和较小的高度的较小的封装件。已经开发出新的封装技术来改善半导体器件的密度和功能。用于半导体器件的这些相对新型的封装技术面临制造挑战。
技术实现思路
本专利技术的实施例提供了一种封装件，包括：衬底；第一芯片堆叠件，附接至所述衬底；第二芯片堆叠件，附接至所述衬底，所述第一芯片堆叠件和所述第二芯片堆叠件附接至所述衬底的相同侧；以及模塑料层，围绕所述第一芯片堆叠件和所述第二芯片堆叠件，所述模塑料层覆盖所述第一芯片堆叠件的最顶面，所述模塑料层的最顶面与所述第二芯片堆叠件的最顶面共面。本专利技术的另一实施例提供了一种封装件，包括：衬底，所述衬底具有第一表面和第二表面，所述第二表面与所述第一表面相对；第一芯片堆叠件，接合至所述衬底的第一表面；第二芯片堆叠件，接合至与所述第一芯片堆叠件相邻的所述衬底的第一表面，所述第二芯片堆叠件高于所述第一芯片堆叠件；以及模塑料层，沿着所述第一芯片堆叠件的最顶面延伸，所述第一芯片堆叠件的最顶面是所述第一芯片堆叠件的距离所述衬底最远的表面。本专利技术的又一实施例提供了一种封装件，包括：衬底；第一芯片堆叠件，接合至所述衬底；第二芯片堆叠件，接合至所述衬底；底部填充层，在所述第一芯片堆叠件和所述衬底之间并且在所述第二芯片堆叠件和所述衬底之间延伸，所述底部填充层的至少部分沿着所述第一芯片堆叠件的侧壁和所述第二芯片堆叠件的侧壁延伸；以及封装层，位于所述底部填充层上方，所述封装层沿着所述第一芯片堆叠件的最顶面延伸，所述底部填充层和所述封装层之间的界面位于所述第一芯片堆叠件的最低面之上且位于所述第一芯片堆叠件的最顶面下面。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1A-图1F是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。图2是根据一些实施例的芯片封装件的截面图。图3A-图3E是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。图4是根据一些实施例的芯片封装件的截面图。图5是根据一些实施例的芯片封装件的截面图。图6是根据一些实施例的芯片封装件的截面图。图7是根据一些实施例的芯片封装件的截面图。图8是根据一些实施例的芯片封装件的截面图。图9是根据一些实施例的芯片封装件的截面图。图10是根据一些实施例的芯片封装件的截面图。图11是根据一些实施例的芯片封装件的截面图。图12是根据一些实施例的芯片封装件的截面图。图13是根据一些实施例的芯片封装件的截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。描述本专利技术的一些实施例。图1A-图1F是根据一些实施例的用于形成芯片封装件的工艺的各个阶段的截面图。可以在图1A-图1F所描述的阶段之前、期间和/或之后提供额外的操作。对于不同的实施例，可以替换或消除所描述的一些阶段。可以将额外的部件添加至半导体器件结构。对于不同的实施例，可以替换或消除下面描述的一些部件。尽管以特定顺序实施的操作讨论了一些实施例，但是可以用另一逻辑顺序实施这些操作。如图1A所示，根据一些实施例，在衬底180上方接合半导体芯片10和芯片堆叠件20和30。在一些实施例中，半导体芯片10高于芯片堆叠件20或30。在一些实施例中，半导体芯片10包括半导体衬底100和形成在半导体衬底100上的互连结构(未示出)。例如，在半导体衬底100的底面上形成互连结构。互连结构包括多个层间介电层和形成在层间介电层中的多个导电部件。这些导电部件包括导线、导电通孔和导电接触件。导电部件的一些部分可以用作导电焊盘。在一些实施例中，在半导体衬底100中形成各种器件元件。各种器件元件的实例包括晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结晶体管(BJT)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET)等)、二极管或其他合适的元件。通过互连结构互连器件元件以形成集成电路器件。集成电路器件包括逻辑器件、存储器件(例如，静态随机存取存储器、SRAM)、射频(RF)器件、输入/输出(I/O)器件、芯片上系统(SoC)器件、其他适用类型的器件或它们的组合。在一些实施例中，半导体芯片10是包括多种功能的芯片上系统(SoC)芯片。在一些实施例中，芯片堆叠件20和30中的每个包括堆叠的多个半导体管芯。如图1A所示，芯片堆叠件20包括半导体管芯200、202A、202B、202C、202D、202E、202F、202G和202H。在一些实施例中，芯片堆叠件20包括密封并保护这些半导体管芯的模塑料层210。模塑料层210可以包括其中分散有填料的环氧基树脂。填料可以包括绝缘纤维、绝缘颗粒、其他合适的元素或它们的组合。在一些实施例中，半导体管芯202A、202B、202C、202D、202E、202F、202G和202H是存储器管芯。存储器管芯可以包括诸如静态随机存取存储(SRAM)器件、动态随机存取存储(DRAM)器件、其他合适的器件或它们的组合的存储器件。在一些实施例中，半导体管芯200是电连接至堆叠在其上的存储器管芯的控制管芯。芯片堆叠件20可以用作高带宽存储器(HBM)。在一些实施例中，芯片堆叠件30也是包括多个堆叠的存储器管芯的高带宽存储器。可以对本专利技术的实施例作出许多改变和/或修改。在一些实施例中，芯片堆叠件20和30中的一个仅包括单个芯片。在这些情况下，参考数字20或30可以用于指定半导体芯片。如图1A所示，在一些实施本文档来自技高网...

【技术保护点】
1.一种封装件，包括：衬底；第一芯片堆叠件，附接至所述衬底；第二芯片堆叠件，附接至所述衬底，所述第一芯片堆叠件和所述第二芯片堆叠件附接至所述衬底的相同侧；以及模塑料层，围绕所述第一芯片堆叠件和所述第二芯片堆叠件，所述模塑料层覆盖所述第一芯片堆叠件的最顶面，所述模塑料层的最顶面与所述第二芯片堆叠件的最顶面共面。

【技术特征摘要】
2017.10.16 US 15/784,807;2018.04.30 US 15/966,8731.一种封装件，包括：衬底；第一芯片堆叠件，附接至所述衬底；第二芯片堆叠件，附接至所述衬底，所述第一芯片堆叠件和所述第二芯片堆叠件附接至所述衬底的相同侧；以及模塑料层，围绕所述第一芯片堆叠件和所述第二芯片堆叠件，所述模塑料层覆盖所述第一芯片堆叠件的最顶面，所述模塑料层的最顶面与所述第二芯片堆叠件的最顶面共面。2.根据权利要求1所述的封装件，其中，通过所述模塑料层暴露所述第二芯片堆叠件。3.根据权利要求1所述的封装件，其中，所述第二芯片堆叠件具有比所述第一芯片堆叠件更大的高度。4.根据权利要求1所述的封装件，还包括围绕所述第一芯片堆叠件和所述第二芯片堆叠件的底部填充层，所述底部填充层和所述模塑料层之间的界面位于所述第一芯片堆叠件的最底面和所述第二芯片堆叠件的最低面之上。5.根据权利要求1所述的封装件，其中，所述第二芯片堆叠件包括接合至第二集成电路管芯的第一集成电路管芯，位于所述第一集成电路管芯的第一侧上的第一绝缘层与位于所述第二集成电路管芯的第二侧上的第二绝缘层物理接触。6.根据...

【专利技术属性】
技术研发人员：魏文信，胡宪斌，侯上勇，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71