半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供衬底，所述衬底上具有凸出于所述衬底的临时鳍部和伪鳍部；在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述临时鳍部的侧壁以及所述伪鳍部的侧壁；去除所述伪鳍部，在所述第一隔离层内形成第一凹槽；形成填充满所述第一凹槽的第二隔离层；去除所述临时鳍部，在所述第一隔离层内形成第二凹槽；形成填充满所述第二凹槽的替代鳍部，所述替代鳍部的材料与所述临时鳍部的材料不同；去除部分厚度的所述第一隔离层以及所述第二隔离层，剩余所述第一隔离层顶部以及所述第二隔离层顶部低于所述替代鳍部顶部。所述形成方法可获得的具有良好宽度均匀性的所述替代鳍部，从而可改善半导体结构的电学性能。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include: providing a substrate with temporary fins and pseudo-fins protruding from the substrate; forming a first isolation layer on the substrate, the first isolation layer covering the side wall of the temporary fin and the side wall of the pseudo-fin; removing the pseudo-fin and forming a first groove in the first isolation layer. Forming a second isolation layer filled with the first groove; removing the temporary fin to form a second groove in the first isolation layer; forming a substitute fin filled with the second groove, the material for the substitute fin is different from the material for the temporary fin; removing the first isolation layer with a partial thickness and the second isolation layer, leaving the first isolation layer. The top and the top of the second isolation layer are lower than the top of the substitute fin. The alternative fins with good width uniformity can be obtained by the forming method, thereby improving the electrical performance of the semiconductor structure.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着集成电路特征尺寸持续减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极之间的距离也随之缩短，导致栅极对沟道的控制能力变差，短沟道效应(SCE：short-channeleffects)更容易发生。鳍式场效应晶体管(FinFET)在抑制短沟道效应方面具有突出的表现，FinFET的栅极至少可以从两侧对鳍部进行控制，因而与平面MOSFET相比，FinFET的栅极对沟道的控制能力更强，能够很好的抑制短沟道效应。载流子的迁移率对于FinFET的电学性能有着重要影响，为了提高载流子的迁移率，引入新型沟道材料制作FinFET，例如：以Ⅲ-Ⅴ族化合物InGaAs作为NMOS沟道材料、化合物SiGe作为PMOS沟道材料。新型沟道材料制作的FinFET表现出更高的载流子迁移率，具有广阔的应用前景。但是，即使在FinFET制作工艺中引入新型沟道材料，现有技术的半导体结构的电学性能仍然较差。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，能够获得具有良好均匀性的替代鳍部，从而提高半导体结构的电学性能。为解决上述问题，本专利技术提供一种半导体结构形成方法，包括：提供衬底，所述衬底上具有凸出于所述衬底的临时鳍部和伪鳍部；在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述临时鳍部的侧壁以及所述伪鳍部的侧壁；去除所述伪鳍部，在所述第一隔离层内形成第一凹槽；形成填充满所述第一凹槽的第二隔离层；去除所述临时鳍部，在所述第一隔离层内形成第二凹槽；形成填充满所述第二凹槽的替代鳍部，所述替代鳍部的材料与所述临时鳍部的材料不同；去除部分厚度的所述第一隔离层以及所述第二隔离层，剩余所述第一隔离层顶部以及所述第二隔离层顶部低于所述替代鳍部顶部。可选的，采用选择性外延工艺形成所述替代鳍部。可选的，在形成所述替代鳍部之前，还包括步骤：采用选择性外延工艺，在所述第二凹槽底部形成外延过渡层。可选的，所述外延过渡层的材料与所述衬底的材料相同。可选的，所述外延过渡层的材料与所述替代鳍部的材料相同，所述外延过渡层的生长温度低于所述替代鳍部的生长温度。可选的，所述替代鳍部的材料为锗化硅或铟砷化镓。可选的，先形成所述第二隔离层，后形成所述替代鳍部。可选的，形成所述第二隔离层的工艺步骤为：在所述第一隔离层顶部、所述临时鳍部顶部、所述第一凹槽内以及所述第一凹槽顶部形成第二隔离膜；去除位于所述第一隔离层顶部、所述临时鳍部顶部以及所述第一凹槽顶部的第二隔离膜，形成所述第二隔离层。可选的，采用原子层沉积工艺形成所述第二隔离膜。可选的，形成所述第一凹槽的工艺步骤包括：在所述第一隔离层顶部以及所述临时鳍部顶部形成第一光刻胶层；以所述第一光刻胶层为掩膜，刻蚀所述伪鳍部，形成所述第一凹槽；去除所述第一光刻胶层。可选的，形成所述第二凹槽的工艺步骤包括：在所述第一隔离层顶部以及所述第二隔离层顶部形成第二光刻胶层；以所述第二光刻胶层为掩膜，刻蚀所述临时鳍部，形成所述第二凹槽；去除所述第二光刻胶层。可选的，先形成所述替代鳍部，后形成所述第二隔离层。可选的，所述临时鳍部与所述伪鳍部的宽度相同；所述临时鳍部与所述伪鳍部的高度相同。可选的，在形成所述第一隔离层之前，所述临时鳍部和所述伪鳍部在所述衬底上等间距并列排布。可选的，所述衬底包括边缘区域以及所述边缘区域包围的中心区域；其中，所述伪鳍部位于所述边缘区域上方，且所述临时鳍部位于所述中心区域上方。相应的，本专利技术还提供一种半导体结构，包括：衬底，所述衬底上具有第一隔离层；位于所述第一隔离层内且贯穿所述第一隔离层的第二隔离层；位于所述第一隔离层内且贯穿所述第一隔离层的替代鳍部，且所述替代鳍部顶部高于所述第一隔离层顶部及所述第二隔离层顶部。可选的，所述替代鳍部底部与所述衬底之间具有外延过渡层。可选的，所述替代鳍部的材料为锗化硅或铟砷化镓。可选的，所述替代鳍部与所述第二隔离层在所述第一隔离层内等间距并列排布。可选的，所述替代鳍部与所述第二隔离层的宽度相同。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的半导体结构形成方法的技术方案中，去除所述伪鳍部，在所述第一隔离层内形成第一凹槽；形成填充满所述第一凹槽的第二隔离层；去除所述临时鳍部，在所述第一隔离层内形成第二凹槽；形成填充满所述第二凹槽的替代鳍部。所述第一凹槽与第二凹槽之间的距离和伪鳍部与临时鳍部之间的距离相等，使得所述第一凹槽与第二凹槽之间的距离远，也就是说，所述第一凹槽与第二凹槽之间的第一隔离层的宽度值大。因此，当先形成第二隔离层，后形成替代鳍部时，在形成所述第二隔离层的工艺过程中，位于第一凹槽与第二凹槽之间的第一隔离层对临时鳍部的侧壁起到足够的保护作用，避免形成第二隔离层的工艺对所述临时鳍部造成损耗，以保证所述临时鳍部具有良好的宽度均匀性，进而提高在所述临时鳍部所在位置形成的替代鳍部的宽度均匀性。当先形成替代鳍部，后形成第二隔离层时，在形成所述第二隔离层的工艺过程中，位于所述第一凹槽与第二凹槽之间的第一隔离层对所述替代鳍部起到足够的保护作用，避免形成第二隔离层的工艺对所述替代鳍部造成损耗，进而提高所述替代鳍部的宽度均匀性，改善形成的半导体结构的电学性能。可选方案中，采用原子层沉积工艺形成所述第二隔离膜，所述原子层沉积工艺无需引入流动性的氧气及水蒸气，并且在低温环境中即可进行，因此当先形成第二隔离层，后形成替代鳍部时，能够避免形成第二隔离膜的过程对临时鳍部侧壁造成损耗，以保证所述临时鳍部的宽度均匀性，以提高在所述临时鳍部位置形成的所述替代鳍部的宽度均匀性。当先形成替代鳍部，后形成第二隔离层时，可防止第二隔离膜的形成过程对替代鳍部侧壁造成损耗，以保证所述替代鳍部的宽度均匀性，从而增强形成的半导体结构的电学性能。另外，采用原子层沉积工艺形成的所述第二隔离膜的均匀性较佳，并且在所述第一凹槽底部拐角处具有良好的台阶覆盖性。可选方案中，在形成所述替代鳍部之前，还包括步骤：采用选择性外延工艺，在所述第二凹槽底部形成外延过渡层，所述外延过渡层与所述替代鳍部匹配良好，可起到一定的缓冲作用，能够有效的改善所述替代鳍部与所述衬底晶格失配度大的问题，从而减少替代鳍部内位错等缺陷，提高替代鳍部表面平整度，以形成高质量的所述替代鳍部。附图说明图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图；图7至图13是本专利技术半导体结构形成方法一实施例中各步骤对应的结构示意图。具体实施方式由
技术介绍
可知，现有技术半导体结构的形成方法制造的半导体结构的电学性能有待提高。现结合一种半导体结构的形成方法进行分析，图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图，形成所述半导体结构的工艺步骤主要包括：参照图1，提供衬底100，所述衬底100包括边缘区域i以及所述边缘区域i包围的中心区域ii，所述中心区域ii上具有凸出于所述衬底100的临时鳍部110，所述边缘区域i上具有凸出于所述衬底100的伪鳍部120，所述衬底100上还具有第一隔离层400，所述第一隔离层400覆盖所述临时鳍部110的侧壁以及所述伪鳍部120的侧壁；参照图2，去除所本文档来自技高网...

【技术保护点】
1.一种半导体结构形成方法，其特征在于，包括：提供衬底，所述衬底上具有凸出于所述衬底的临时鳍部和伪鳍部；在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述临时鳍部的侧壁以及所述伪鳍部的侧壁；去除所述伪鳍部，在所述第一隔离层内形成第一凹槽；形成填充满所述第一凹槽的第二隔离层；去除所述临时鳍部，在所述第一隔离层内形成第二凹槽；形成填充满所述第二凹槽的替代鳍部，所述替代鳍部的材料与所述临时鳍部的材料不同；去除部分厚度的所述第一隔离层以及所述第二隔离层，剩余所述第一隔离层顶部以及所述第二隔离层顶部低于所述替代鳍部顶部。

【技术特征摘要】
1.一种半导体结构形成方法，其特征在于，包括：提供衬底，所述衬底上具有凸出于所述衬底的临时鳍部和伪鳍部；在所述衬底上形成第一隔离层，所述第一隔离层覆盖所述临时鳍部的侧壁以及所述伪鳍部的侧壁；去除所述伪鳍部，在所述第一隔离层内形成第一凹槽；形成填充满所述第一凹槽的第二隔离层；去除所述临时鳍部，在所述第一隔离层内形成第二凹槽；形成填充满所述第二凹槽的替代鳍部，所述替代鳍部的材料与所述临时鳍部的材料不同；去除部分厚度的所述第一隔离层以及所述第二隔离层，剩余所述第一隔离层顶部以及所述第二隔离层顶部低于所述替代鳍部顶部。2.如权利要求1所述的半导体结构形成方法，其特征在于，采用选择性外延工艺形成所述替代鳍部。3.如权利要求2所述的半导体结构形成方法，其特征在于，在形成所述替代鳍部之前，还包括步骤：采用选择性外延工艺，在所述第二凹槽底部形成外延过渡层。4.如权利要求3所述的半导体结构形成方法，其特征在于，所述外延过渡层的材料与所述衬底的材料相同。5.如权利要求3所述的半导体结构形成方法，其特征在于，所述外延过渡层的材料与所述替代鳍部的材料相同，且所述外延过渡层的生长温度低于所述替代鳍部的生长温度。6.如权利要求1所述的半导体结构形成方法，其特征在于，所述替代鳍部的材料为锗化硅或铟砷化镓。7.如权利要求1所述的半导体结构形成方法，其特征在于，先形成所述第二隔离层，后形成所述替代鳍部。8.如权利要求7所述的半导体结构形成方法，其特征在于，形成所述第二隔离层的工艺步骤为：在所述第一隔离层顶部、所述临时鳍部顶部、所述第一凹槽内以及所述第一凹槽顶部形成第二隔离膜；去除位于所述第一隔离层顶部、所述临时鳍部顶部以及所述第一凹槽顶部的第二隔离膜，形成所述第二隔离层。9.如权利要求8所述的半导体结构形成方法，其特征在于，采用原子层沉积工艺形成所述第二隔离膜。10.如权利要求7所述的半导体结构形...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31