A semiconductor structure and its forming method include: providing a substrate with a dielectric layer on the substrate, having a first opening through the thickness of the dielectric layer in the dielectric layer, having a source-drain doping zone in the base on both sides of the first opening, forming a high-k gate dielectric layer on the bottom and side walls of the first opening, and forming a filling first layer on the high-k gate dielectric layer. The sacrificial layer of the opening is formed; a groove penetrating the thickness of the dielectric layer is formed, and the surface of the source-leakage doping zone is exposed at the bottom of the groove; a metal film is formed at the bottom of the groove; a siliconized metal layer is formed by annealing the metal film; a conductive layer filled with grooves is formed on the siliconized metal layer; after that, the sacrificial layer is removed, and a second opening is formed in the bottom of the second opening. A N-type work function layer is formed on the side wall and a metal gate filled with the second opening is formed on the N-type work function layer. The invention can avoid threshold voltage mismatch of semiconductor structure and improve the performance of semiconductor structure.
【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
,尤其涉及一种半导体结构及其形成方法。
技术介绍
晶体管尺寸小型化是半导体器件发展的趋势,然而晶体管的尺寸的持续缩小也引起一些负面效应,例如晶体管容易产生漏电流,多晶硅栅极的电阻增加明显等。研究者发现,以高k栅介质层替代氧化硅或氮氧化硅材料形成栅介质层,并以金属栅替代传统的多晶硅栅极材料制作的晶体管,即高k金属栅(HKMG,HighKMetalGate)晶体管可有效的解决上述问题。其中,所述高k栅介质层能够有效减少栅极与沟道之间的直接遂穿电流,而金属栅的电阻率极小,能够防止栅极电阻的增加。然而,尽管引入高k金属栅极晶体管,半导体结构的性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法,可避免半导体结构的阈值电压失配,从而改善半导体结构的性能。为解决上述问题,本专利技术提供一种半导体结构形成方法,包括:提供基底,所述基底上具有介质层,所述介质层内具有贯穿所述介质层厚度的第一开口,位于所述第一开口两侧的所述基底内具有源漏掺杂区;在所述第一开口底部及侧壁上形成高k栅介质层;在所述高k栅介质层上形成填充满所述第一开口的牺牲层;形成贯穿所述介质层厚度的凹槽,所述凹槽底部露出所述源漏掺杂区表面;在所述凹槽底部形成金属膜;对所述金属膜进行退火处理,形成硅化金属层;在所述硅化金属层上形成填充满所述凹槽的导电层;在形成所述导电层之后,去除所述牺牲层,在所述介质层内形成第二开口;在所述第二开口的底部和侧壁上形成N型功函数层;在所述N型功函数层上形成填充满所述第二开口的金属栅。可选的,在形成所 ...
【技术保护点】
1.一种半导体结构的形成方法,其特征在于,包括:提供基底,所述基底上具有介质层,所述介质层内具有贯穿所述介质层厚度的第一开口,位于所述第一开口两侧的所述基底内具有源漏掺杂区;在所述第一开口底部及侧壁上形成高k栅介质层;在所述高k栅介质层上形成填充满所述第一开口的牺牲层;形成贯穿所述介质层厚度的凹槽,所述凹槽底部露出所述源漏掺杂区表面;在所述凹槽底部形成金属膜;对所述金属膜进行退火处理,形成硅化金属层;在所述硅化金属层上形成填充满所述凹槽的导电层;在形成所述导电层之后,去除所述牺牲层,在所述介质层内形成第二开口;在所述第二开口的底部和侧壁上形成N型功函数层;在所述N型功函数层上形成填充满所述第二开口的金属栅。
【技术特征摘要】
1.一种半导体结构的形成方法,其特征在于,包括:提供基底,所述基底上具有介质层,所述介质层内具有贯穿所述介质层厚度的第一开口,位于所述第一开口两侧的所述基底内具有源漏掺杂区;在所述第一开口底部及侧壁上形成高k栅介质层;在所述高k栅介质层上形成填充满所述第一开口的牺牲层;形成贯穿所述介质层厚度的凹槽,所述凹槽底部露出所述源漏掺杂区表面;在所述凹槽底部形成金属膜;对所述金属膜进行退火处理,形成硅化金属层;在所述硅化金属层上形成填充满所述凹槽的导电层;在形成所述导电层之后,去除所述牺牲层,在所述介质层内形成第二开口;在所述第二开口的底部和侧壁上形成N型功函数层;在所述N型功函数层上形成填充满所述第二开口的金属栅。2.如权利要求1所述的半导体结构的形成方法,其特征在于,在形成所述高k栅介质层前,所述半导体结构的形成方法还包括:在所述第一开口底部形成界面层。3.如权利要求2所述的半导体结构的形成方法,其特征在于,在形成所述高k栅介质层后,且在形成所述牺牲层前,所述半导体结构的形成方法还包括:采用退火工艺对所述界面层进行致密化处理。4.如权利要求3所述的半导体结构的形成方法,其特征在于,所述退火工艺的退火温度为800~1000℃。5.如权利要求1所述的半导体结构的形成方法,其特征在于,所述N型功函数层中含有铝离子。6.如权利要求5所述的半导体结构的形成方法,其特征在于,所述N型功函数层的材料为TiAl、TaAl、TiAlC、AlN、TiAlN或TaAlN。7.如权利要求1所述的半导体结构的形成方法,其特征在于,所述基底包括NMOS区域和PMOS区域,所述NMOS区域上具有一个或多个所述第一开口,所述PMOS区域上具有一个或多个所述第一开口;其中,在所述NMOS区域以及PMOS区域的第一开口内形成所述高k栅介质层。8.如权利要求7所述的半导体结构的形成方法,其特征在于,在形成所述牺牲层前,所述半导体结构的形成方法还包括:在所述NMOS区域以及PMOS区域的高k栅介质层上形成P型功函数层。9.如权利要求8所述的半导体结构的形成方法,其特征在于,所述P型功函数层的材料为TiN、TaN、TiSiN或TaSiN。10.如权利要求1所述的半导体结构的形成方法,其特征在于,采用激光退火工艺对所述金属膜进行退火处理。11.如权利要求10所述的半导体结构的形成方法,其特征在于,所述退火处理的温度为850~1000℃。12.如权利要求1所述的半导体结构的形成方法,其特征在于,所述金属膜的材料为Ti、Ni或Co。13...
【专利技术属性】
技术研发人员:周飞,
申请(专利权)人:中芯国际集成电路制造上海有限公司,中芯国际集成电路新技术研发上海有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。