半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中，所述形成方法包括：提供衬底，所述衬底上具有隔离层，所述隔离层中具有开口，所述开口底部暴露出所述衬底；在所述开口中形成鳍部，所述鳍部包括散热区和位于所述散热区上的沟道区；去除部分厚度的隔离层，使所述隔离层暴露出所述鳍部沟道区，形成隔离结构；以所述隔离结构为掩膜对所述沟道区鳍部进行减薄处理，减小所述沟道区鳍部的宽度，形成沟道部，所述散热区鳍部形成散热部。所述形成方法能够改善所形成半导体结构的散热性能。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include: providing a substrate with an isolation layer in which an opening is exposed at the bottom of the opening; forming a fin in the opening, which includes a heat dissipation area and a channel area located on the heat dissipation area; removing a partially thick isolation layer to make the separation. The separation layer exposes the fin groove area and forms an isolation structure. The fin of the groove area is thinned by using the isolation structure as a mask to reduce the width of the fin of the groove area and form a groove part, and the fin of the radiation area forms a radiation part. The forming method can improve the heat dissipation performance of the formed semiconductor structure.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。随着半导体器件的元件密度和集成度的提高，晶体管的尺寸也越来越小，晶体管尺寸的减小使短沟道效应越来越显著。为了减小短沟道效应，鳍式场效应晶体管营运而生。鳍式场效应晶体管的栅极成类似鱼鳍的叉状3D架构。鳍式场效应晶体管的栅极可于鳍部的多侧控制电路的接通与断开，从而能够很好地抑制晶体管的短沟道效应。随着晶体管尺寸的减小，鳍式场效应晶体管的鳍部宽度也随之减小，导致鳍部的散热性能较差。综上，现有的半导体结构存在散热效应较差的问题。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，能够改善所形成的半导体结构的散热性能。为解决上述问题，本专利技术技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有隔离层，所述隔离层中具有开口，所述开口底部暴露出所述衬底；在所述开口中形成鳍部，所述鳍部包括散热区和位于所述散热区上的沟道区；去除部分厚度的隔离层，形成隔离结构，所述隔离结构表面与所述鳍部散热区表面齐平；以所述隔离结构为掩膜对所述沟道区鳍部进行减薄处理，减小所述沟道区鳍部的宽度，使所述沟道区鳍部形成沟道部，所述散热区鳍部形成散热部。可选的，形成所述衬底和隔离层的步骤包括：提供初始衬底，所述初始衬底包括基底和位于所述基底上的牺牲鳍部；在所述基底上形成隔离层，所述隔离层覆盖所述牺牲鳍部侧壁，且所述隔离层暴露出所述牺牲鳍部顶部；以所述隔离层为掩膜，对所述初始衬底进行刻蚀，去除至少部分牺牲鳍部，形成衬底以及位于所述隔离层中的开口；所述衬底包括基底，或者所述衬底包括基底和位于所述基底上的牺牲鳍部。可选的，形成所述鳍部之前，还包括：对所述开口侧壁进行拓宽刻蚀，增加所述开口的宽度。可选的，所述拓宽刻蚀的工艺包括：各向同性干法刻蚀工艺或湿法刻蚀工艺。可选的，所述牺牲鳍部的个数为多个；所述牺牲鳍部的宽度为8nm～15nm；相邻牺牲鳍部之间的距离为25nm～50nm。可选的，形成所述衬底和隔离层的步骤包括：提供衬底；在所述衬底上形成初始隔离层；对部分所述初始隔离层进行刻蚀，形成隔离层和位于所述隔离层中的开口。可选的，所述减薄处理的步骤包括：对所述沟道区鳍部进行氧化处理，在所述沟道区鳍部表面形成氧化层；去除所述氧化层。可选的，所述氧化处理的工艺包括等离子体氧化工艺或快速热氧化工艺。可选的，所述氧化处理的工艺包括等离子体氧化工艺；所述氧化处理的工艺参数包括：反应物包括N2和O2，刻蚀温度为700℃～1000℃，刻蚀时间为8s～200s，气体压强为50torr～300torr，O2与N2的流量之比为1/20～1/5。可选的，所述氧化层的厚度为5埃～30埃。可选的，去除所述氧化层的工艺包括：湿法刻蚀工艺和各项同性干法刻蚀工艺中的一种或两种组合。可选的，减薄处理的步骤包括：以所述隔离结构为掩膜对所述沟道区鳍部进行减薄刻蚀；所述减薄刻蚀的工艺包括各向同性干法刻蚀工艺和湿法刻蚀中的一种或两种组合。可选的，所述沟道部的宽度为8nm～15nm。可选的，所述散热部的宽度为10nm～25nm。可选的，所述鳍部的材料为硅锗或III-V族元素形成的单晶体。可选的，所述开口的深度为800埃～2000埃；所述散热部的高度为200埃～1000埃；所述沟道部的高度为300埃～600埃。相应的，本专利技术技术方案还提供一种半导体结构，包括：衬底；位于所述衬底上的散热区鳍部；位于所述散热区鳍部上的沟道区鳍部，所述沟道区鳍部的宽度小于所述散热区鳍部的宽度；位于所述衬底上的隔离结构，所述隔离结构表面与所述散热区鳍部顶部表面齐平。可选的，所述沟道区鳍部的材料为硅锗或III-V族元素形成的单晶体；所述散热区鳍部的材料为硅锗或III-V族元素形成的单晶体。可选的，所述散热区鳍部的宽度为10nm～25nm；所述沟道区鳍部的宽度为8nm～15nm。可选的，所述散热区鳍部的高度为200埃～1000埃；所述沟道区鳍部的高度为300埃～600埃。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案提供的半导体结构的形成方法中，通过对所述沟道区鳍部进行减薄处理，形成沟道部。所述沟道部的宽度小于所述散热部的宽度。所述沟道部的宽度较小，能够增加所形成半导体结构在工作过程中，施加于沟道部的电场对沟道部中载流子的控制作用。同时，所述散热区鳍部的宽度较大，能够增加所述沟道部中产生热量的释放，从而改善所形成半导体结构的散热性能。本专利技术技术方案提供的半导体结构中，所述沟道部的宽度小于所述散热部的宽度。所述沟道部的宽度较小，能够在所形成半导体结构的工作过程中，增加施加于沟道部的电场对沟道部中载流子的控制作用。此外，所述散热区鳍部的宽度较大，能够增加所述沟道部中产生热量的释放，从而改善所形成半导体结构的散热性能。附图说明图1是一种半导体结构的结构示意图；图2至图10是本专利技术半导体结构的形成方法一实施例各步骤的结构示意图；图11是本专利技术的半导体结构一实施例的结构示意图。具体实施方式现有技术形成的半导体结构存在诸多问题，例如：所形成的半导体结构的散热性能较差。现结合一种半导体结构，分析所述半导体结构的散热性能较差的原因：图1是一种半导体结构的结构示意图。请参考图1，所述半导体结构包括：衬底100，所述衬底100上具有鳍部130；位于所述衬底100上的隔离结构110，所述隔离结构110覆盖所述鳍部130部分侧壁；横跨所述鳍部130的栅极结构120，所述栅极结构120覆盖所述鳍部130部分侧壁和顶部表面。其中，所述鳍部130的材料为硅锗或III-V族元素形成的单晶体，硅锗或III-V族元素形成的单晶体能够增加所述鳍部130中载流子的迁移速率；另外，为了使沟道开启之后，所述隔离结构110上方的鳍部130易于反型，从而增加栅极结构120对沟道中载流子的控制作用，所述鳍部130的宽度较小。然而，由于所述鳍部130宽度较小，鳍部130与衬底100的接触面积较小，鳍部130中产生的热量不容易通过所述鳍部130和衬底100释放；另外，硅锗或III-V族元素形成的单晶体的散热性能较差，导致所述鳍部130中产生的热量不容易释放，使所述半导体结构的自加热效应较严重。为解决所述技术问题，本专利技术提供了一种半导体结构的形成方法，包括：以所述隔离结构为掩膜对所述沟道区鳍部进行减薄处理，减小所述沟道区鳍部的宽度，形成沟道部，所述散热区鳍部形成散热部。所述散热区鳍部的宽度较大，能够增加所述沟道部中产生热量的释放，从而改善所形成半导体结构的散热性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图2至图10是本专利技术半导体结构的形成方法一实施例各步骤的结构示意图。提供衬底，所述衬底上具有隔离层，所述隔离层中具有开口，所述开口底部暴露出所述衬底。本实施例中，形成所述衬底和隔离层的步骤如图2至图4所示。请参考图2，提供初始衬底200，所述初始衬底200包括基底201和位于所述基底201上的牺牲鳍部202。所述初始衬底200用于后续形成衬底；所述牺牲鳍部202用于定义后续形成的鳍部的位置。形本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底上具有隔离层，所述隔离层中具有开口，所述开口底部暴露出所述衬底；在所述开口中形成鳍部，所述鳍部包括散热区和位于所述散热区上的沟道区；去除部分厚度的隔离层，形成隔离结构，所述隔离结构表面与所述鳍部散热区表面齐平；以所述隔离结构为掩膜对所述沟道区鳍部进行减薄处理，减小所述沟道区鳍部的宽度，使所述沟道区鳍部形成沟道部，所述散热区鳍部形成散热部。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底上具有隔离层，所述隔离层中具有开口，所述开口底部暴露出所述衬底；在所述开口中形成鳍部，所述鳍部包括散热区和位于所述散热区上的沟道区；去除部分厚度的隔离层，形成隔离结构，所述隔离结构表面与所述鳍部散热区表面齐平；以所述隔离结构为掩膜对所述沟道区鳍部进行减薄处理，减小所述沟道区鳍部的宽度，使所述沟道区鳍部形成沟道部，所述散热区鳍部形成散热部。2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述衬底和隔离层的步骤包括：提供初始衬底，所述初始衬底包括基底和位于所述基底上的牺牲鳍部；在所述基底上形成隔离层，所述隔离层覆盖所述牺牲鳍部侧壁，且所述隔离层暴露出所述牺牲鳍部顶部；以所述隔离层为掩膜，对所述初始衬底进行刻蚀，去除至少部分牺牲鳍部，形成衬底以及位于所述隔离层中的开口；所述衬底包括基底，或者所述衬底包括基底和位于所述基底上的牺牲鳍部。3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述鳍部之前，还包括：对所述开口侧壁进行拓宽刻蚀，增加所述开口的宽度。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述拓宽刻蚀的工艺包括：各向同性干法刻蚀工艺或湿法刻蚀工艺。5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述牺牲鳍部的个数为多个；所述牺牲鳍部的宽度为8nm～15nm；相邻牺牲鳍部之间的距离为25nm～50nm。6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述衬底和隔离层的步骤包括：提供衬底；在所述衬底上形成初始隔离层；对部分所述初始隔离层进行刻蚀，形成隔离层和位于所述隔离层中的开口。7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述减薄处理的步骤包括：对所述沟道区鳍部进行氧化处理，在所述沟道区鳍部表面形成氧化层；去除所述氧化层。8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述氧化处理的工艺包括等离子体氧化工艺或快速热氧化工艺。9.如权利要求7所述的半导体结构的形成方法，其特征在于，所述氧化处理的工艺包括...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31