The invention relates to a gate drive circuit and a display device using the circuit. According to one embodiment of the present invention, the gate drive circuit includes a Q-node controller, a QB-node controller and an output unit, which generates a pulse output signal by controlling the charging and discharging of the output terminal according to the voltage of the Q-node and the voltage of the QB-node, and the QB-node controller outputs a non-scanning period of low-level voltage for the Q-node during the non-scanning period of the Q-node controller's output. The voltage of QB node is controlled alternately.
【技术实现步骤摘要】
栅极驱动电路以及使用该栅极驱动电路的显示装置
本专利技术涉及能够减小栅极信号中的纹波而不扩大边框的栅极驱动电路,以及使用该栅极驱动电路的显示装置。
技术介绍
平板显示装置的类型包括液晶显示器(LCD)、等离子体显示面板(PDP)、有机发光二极管(OLED)和电泳显示器(EPS)。显示装置的驱动电路包括:显示图像的像素阵列;向像素阵列的数据线提供数据信号的数据驱动电路;向像素阵列的栅极线(或扫描线)依次提供与数据信号同步的栅极脉冲(或扫描脉冲)的栅极驱动电路(或扫描驱动电路);以及控制数据驱动电路和栅极驱动电路的定时控制器。每个像素可以包括薄膜晶体管(TFT),其响应于栅极脉冲而向像素电极提供数据线电压。栅极脉冲在栅极高电压(VGH)和栅极低电压(VGL)之间摆动。VGH被设定为高于像素TFT的阈值电压,而VGL被设定为低于像素TFT的阈值电压。最近的技术将栅极驱动电路与像素阵列一起嵌入到显示面板(被显示装置的边框遮蔽的区域)中,其中嵌入在显示面板中的栅极驱动电路被称为GIP(板内栅极)电路。GIP电路包括移位寄存器。移位寄存器包括以级联方式连接的多个级。移位寄存器的每个级响应于从前级和/或后级接收到的进位信号和时钟信号来产生栅极信号,其包括用于对栅极线进行充电或放电的开关电路。开关电路包括配置为金属氧化物半导体场效应晶体管(MOSFET)的TFT。TFT的物理特性可以根据DC栅极偏置应力(简称为DC应力)或操作环境的温度而变化。DC应力与施加于TFT的栅极的DC电压的幅值和施加DC电压的时段成比例地增加。由于DC应力,TFT的阈值电压漂移,从而降低TFT的 ...
【技术保护点】
1.一种栅极驱动电路,包括:控制Q节点的电压的Q节点控制器;控制QB节点的电压的QB节点控制器;以及输出单元,其通过根据所述Q节点的电压和所述QB节点的电压控制输出端的充电和放电来产生与第1时钟的一部分同步的脉冲型的输出信号,其中,所述QB节点控制器在所述Q节点控制器输出用于所述Q节点的低电平电压的非扫描时段期间以交替方式控制所述QB节点的电压。
【技术特征摘要】
1.一种栅极驱动电路,包括:控制Q节点的电压的Q节点控制器;控制QB节点的电压的QB节点控制器;以及输出单元,其通过根据所述Q节点的电压和所述QB节点的电压控制输出端的充电和放电来产生与第1时钟的一部分同步的脉冲型的输出信号,其中,所述QB节点控制器在所述Q节点控制器输出用于所述Q节点的低电平电压的非扫描时段期间以交替方式控制所述QB节点的电压。2.根据权利要求1所述的栅极驱动电路,其中,所述QB节点控制器包括由在高电平电压状态下彼此不重叠的所述第1时钟和第2时钟分别控制的第9晶体管和第11晶体管,并且所述第9晶体管和所述第11晶体管使得所述QB节点的电压在所述非扫描时段期间在高电平电压和低电平电压之间摆动。3.根据权利要求2所述的栅极驱动电路,其中,所述QB节点控制器包括第12晶体管,所述第12晶体管在所述输出单元以高电平电压驱动输出端或者所述Q节点控制器以高电平电压驱动所述Q节点的时段期间,将所述QB节点的电压控制到低电平电压。4.根据权利要求3所述的栅极驱动电路,其中,所述第9晶体管具有连接至所述第1时钟的漏极和栅极,以及连接至所述QB节点的源极;其中,所述第11晶体管具有连接至所述QB节点的漏极、连接至比所述第1时钟滞后4个水平周期的所述第2时钟的栅极、以及连接至低电平电力线的源极;以及其中,所述第12晶体管具有连接至所述QB节点的漏极、连接至所述输出端或所述Q节点的栅极、以及连接至低电平电力线的源极。5.根据权利要求3所述的栅极驱动电路,还包括进位产生单元,所述进位产生单元包括第13晶体管和第14晶体管并且产生与所述输出信号同步的进位信号,所述第13晶体管具有连接至所述第1时钟的漏极、连接至所述Q节点的栅极和输出所述进位信号的源极,所述第14晶体管具有连接至所述第13晶体管的源极的漏极、连接至比所述第1时钟滞后4个水平周期的所述第2时钟的栅极以及连接至低电平电力线的源极,以及其中,在所述QB节点控制器中,所述第9晶体管具有连接至所述第1时钟的漏极和栅极以及连接至所述QB节点的源极;所述第11晶体管具有连接至所述QB节点的漏极,连接至所述第2时钟的栅极以及连接至低电平电力线的源极;并且所述第12晶体管具有连接至所述QB节点的漏极,连接至所述第13晶体管的源极的栅极以及连接至低电平电力线的源极。6.根据权利要求2所述的栅极驱动电路,其中,所述输出单元包括通过所述Q节点的自举以及对所述输出端的充电而接通的第5晶体管,以及根据连接所述Q节点和所述输出端的电容器的电压以及所述QB节点的电压对所述输出端进行放电的第8晶体管。7.根据权利要求6所述的栅极驱动电路,其中,所述输出单元还包括以与所述第8晶体管交替的方式对所述输出端进行放电的第7晶体管。8.根据权利要求7所述的栅极驱动电路,其中,所述输出单元还包括第6晶体管,其在所述非扫描时段期间根据所述输出端的高电平电压...
【专利技术属性】
技术研发人员:金莲京,文泰雄,李正贤,
申请(专利权)人:乐金显示有限公司,
类型:发明
国别省市:韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。