具有多主控芯片的主机板及切换控制顺序的方法技术

一种具有多主控芯片的主机板，包含第一主控芯片组、第二主控芯片组、受控硬件、及基本输入输出系统。第一主控芯片组用以输出第一驱动信号，其中包含第一数据信号。第二主控芯片组用以输出第二驱动信号。受控硬件受第一驱动信号或第二驱动信号驱动。基本输入输出系统包含基本输入输出模块及切换模块。当第二主控芯片组准备作动时，切换模块判断第一主控芯片组输出第一数据信号时，产生停止信号至第二主控芯片组，使第二驱动信号暂时无法发出，而当断第一主控芯片组不再输出第一数据信号时，发出致动信号使第二主控芯片组发出第二驱动信号。

Host board with multi-master chip and method of switching control sequence

A motherboard with multiple master chips comprises a first master chipset, a second master chipset, controlled hardware, and a basic input and output system. The first master chipset is used to output the first driving signal, which contains the first data signal. The second master chipset is used to output the second driving signal. The controlled hardware is driven by the first driving signal or the second driving signal. The basic input-output system includes the basic input-output module and the switching module. When the second master chipset is ready to act, when the switching module judges that the first master chipset outputs the first data signal, it generates a stop signal to the second master chipset, which temporarily prevents the second drive signal from being sent out, while when the first master chipset no longer outputs the first data signal, it sends out an actuating signal to make the second master chipset send out the second drive signal.

【技术实现步骤摘要】
具有多主控芯片的主机板及切换控制顺序的方法
本专利技术涉及通信协定领域，尤其是具有多主控芯片的主机板及切换控制顺序的方法。
技术介绍
电脑系统上的通信总线的串行接口，通常包含一个主控芯片组以及多个受控硬件。举例来说，主控芯片组可已是中央处理器(CentralProcessingUnit，CPU)、或是其他的控制芯片等，而受控硬件可以是存储器芯片、硬盘等等。此串行接口中，至少包含时序信号(Clock)传输通道、以及数据信号(Data)的传输通道，主控芯片组与受控硬件在串连时序信号传输通道、以及数据信号的传输通道上以串连方式相互连接。主控芯片组可以通过发出传输位置信号、时序信号、数据信号来控制受控硬件。在仅有单一主控芯片组时，通过先行输出位址信息(Address)、并以随后发出的时序信号(Clock)以及数据信号(Data)，致动位址信号中指定的受控硬件作动。然而，电脑硬件的需求提升，有时为了增加硬件的辅助操作，例如，升压、超频等，在串行接口上通常会设置其他的主控芯片组来辅助，例如嵌入式控制器(EmbeddedController，EC)。然而，同时具有两个主控芯片组，存在信号传输冲突的可能性。例如，由于数据信号及时序信号的传输都相互串连，第一主控芯片组发出高电压电平至某一受控端，而第二主控芯片组同时发出低电压电平，会使得受控端做出错误的判断，甚至可能导致当机而无法作动。因此，解决信号冲突是当今硬件通信串行接口的一大课题。
技术实现思路
为了解决现有技术所面临的问题，在此提供一种具有多主控芯片的主机板。有多主控芯片的主机板包含第一主控芯片组、第二主控芯片组、多个受控硬件、以及基本输入输出系统(BIOS)。第一主控芯片组用以输出多个第一驱动信号，其中第一驱动信号中包含第一数据信号。第二主控芯片组用以输出多个第二驱动信号。受控硬件电性连接至第一主控芯片组以及第二主控芯片组，接收第一驱动信号或第二驱动信号，并根据第一驱动信号或第二驱动信号而作动。基本输入输出系统包含基本输入输出模块以切换模块。基本输入输出模块用以检测第一主控芯片组、第二主控芯片组、以及受控硬件的状态。切换模块电性连接第一主控芯片组及第二主控芯片组，并检测第一主控芯片组的作动状态，判断第一主控芯片组是否输出第一数据信号。当第二主控芯片组准备作动时，切换模块判断第一主控芯片组输出第一数据信号时，产生停止信号至第二主控芯片组，使第二驱动信号暂时无法发出。当第二主控芯片组准备作动时，切换模块判断第一主控芯片组不再输出第一数据信号时，发出致动信号至第二主控芯片组，使第二驱动信号发出。在一些实施例中，第一主控芯片组包含中央处理器及北桥芯片组。第二主控芯片组包含嵌入式控制器以及南桥芯片组。在一些实施例中，具有多主控芯片的主机板还包含比较电路。比较电路连接切换模块，比较电路包含一比较器，比较器至少包含第一输入端、第二输入端、以及第一输出端。第一输入端电性连接第一主控芯片组，第二输入端电性连接参考电压，第一输出端电性连接切换模块。进一步地，第一主控芯片组输出第一数据信号时，第一输出端输出低电压电平，第一主控芯片组不再输出第一数据信号时，第一输出端输出高电压电平。更进一步地，当切换模块接收到低电压电平时，产生停止信号，而切换模块接收到高电压电平时，产生致能信号。在另一些实施例中，比较电路除了比较器，还包含交流直流转换器(ACtoDCconverter)。交流直流转换器包含第三输入端及第三输出端，其中第三输入端电性连接第一主控芯片组、第三输出端电性连接比较器的第一输入端。在另一些实施例中，比较电路包含比较器、交流直流转换器、以及电压随耦器，电压随耦器包含第四输入端、第五输入端、及第四输出端。第四输入端电性连接第一主控芯片组，而第四输出端电性连接于交流直流转换器的第三输入端及第五输入端。在此更提供一种切换控制顺序的方法，切换控制顺序的方法包含：启动基本输入输出系统，执行系统初始化作业；以基本输入输出系统检测第一主控芯片组及第二主控芯片组的作动状态，并检测第一主控芯片组是否输出第一数据信号；当检测第二主控芯片组的准备作动，并判断第一主控芯片组输出第一数据信号时，以基本输入输出系统产生停止信号至第二主控芯片组，使第二主控芯片组停止作动；以及当判断第二主控芯片组的准备作动，并判断第一主控芯片组不再输出第一数据信号时，以基本输入输出系统产生致能信号至第二主控芯片组，致能第二主控芯片组作动。在一些实施例中，切换控制顺序的方法还包含以比较电路检测第一主控芯片组的作动状态，比较电路连接该基本输入输出系统，当比较电路检测到第一主控芯片组输出第一数据信号时，输出低电压电平，当比较电路检测到第主控芯片组不再输出第一数据信号时，输出高电压电平。进一步地，当基本输入输出系统接收到低电压电平时，产生停止信号，而基本输入输出系统接收到高电压电平产生致能信号。通过基本输入输出系统作为判断及比较机制，能够依据第一主控芯片组的数据信号的输出，来决定次要的主控芯片组是否开始作动，以此调配数据信号传输的优先顺序，避免多个主控芯片同时传输数据信号，而造成硬件判读错误，造成异常或当机。附图说明通过参照附图进一步详细描述本专利技术的示例性实施例，本专利技术的上述和其他示例性实施例，优点和特征将变得更加清楚，其中：图1为具有多主控芯片的主机板第一实施例的单元示意图。图2为具有多主控芯片的主机板第二实施例的单元示意图。图3为图2中比较电路的单元示意图。图4为图3中比较器的电路示意图。图5为图3中直流-交流转换器的电压示意图。图6为图3中电压随耦器的电路示意图。图7为切换控制顺序的方法的流程图。附图标记说明1具有多主控芯片的主机板10第一主控芯片组11中央处理器13北桥芯片组20第二主控芯片组21嵌入式控制器23南桥芯片组31系统存储器32硬盘33键盘34鼠标35显示器40基本输入输出系统41切换模块43基本输入输出模块45只读存储器50比较电路510比较器511第一输入端513第二输入端515第一输出端520交流直流转换器521第三输入端523第三输出端530电压随耦器531第四输入端533第五输入端535第四输出端Add1第一位址信号Add2第二位址信号C1电容Clock1第一时序信号Clock2第二时序信号Data1第一数据信号Data2第二数据信号R1、R2、R3、R4、R5电阻VDD1第一正极电压VDD2第一负极电压VG1第二正极电压VG2第二负极电压Vin输入电压Vout输出电压具体实施方式图1为具有多主控芯片的主机板第一实施例的单元示意图。如图1所示，第一实施例的具有多主控芯片的主机板1至少包含第一主控芯片组10、第二主控芯片组20、多个受控硬件、以及基本输入输出系统(BIOS)40。第一主控芯片组10用以多个第一驱动信号，第一驱动信号包含第一时序信号Clock1、第一数据信号Data1、以及第一位址信号Add1等等。第二主控芯片组20用以输出多个第二驱动信号，例如，第二时序信号Clock1、第二数据信号Data1、以及第二位址信号Add2等等。受控硬件，例如，系统存储器31、硬盘32、键盘33、鼠标34、显示器35等，在此仅为示例，而不限于此。受控硬件电性连接至第一主控芯片组10以及第二主控芯片组20，本文档来自技高网...

【技术保护点】
1.一种具有多主控芯片的主机板，包含：一第一主控芯片组，用以输出多个第一驱动信号，其中该等第一驱动信号中包含一第一数据信号；一第二主控芯片组，用以输出多个第二驱动信号；多个受控硬件，电性连接至该第一主控芯片组以及该第二主控芯片组，接收该等第一驱动信号或该等第二驱动信号，并根据该等第一驱动信号或该等第二驱动信号而作动；以及一基本输入输出系统，包含一基本输入输出模块、以及一切换模块，该基本输入输出模块用以检测该第一主控芯片组、该第二主控芯片组、以及该等受控硬件的状态，该切换模块电性连接该第一主控芯片组及该第二主控芯片组，并检测该第一主控芯片组的作动状态，判断该第一主控芯片组是否输出该第一数据信号，当该第二主控芯片组准备作动时，并判断该第一主控芯片组输出该第一数据信号时，该切换模块产生一停止信号至该第二主控芯片组，使该等第二驱动信号暂时无法发出，而当该第二主控芯片组准备作动时，并判断该第一主控芯片组不再输出该第一数据信号时，发出一致动信号至该第二主控芯片组，使该等第二驱动信号发出。

【技术特征摘要】
1.一种具有多主控芯片的主机板，包含：一第一主控芯片组，用以输出多个第一驱动信号，其中该等第一驱动信号中包含一第一数据信号；一第二主控芯片组，用以输出多个第二驱动信号；多个受控硬件，电性连接至该第一主控芯片组以及该第二主控芯片组，接收该等第一驱动信号或该等第二驱动信号，并根据该等第一驱动信号或该等第二驱动信号而作动；以及一基本输入输出系统，包含一基本输入输出模块、以及一切换模块，该基本输入输出模块用以检测该第一主控芯片组、该第二主控芯片组、以及该等受控硬件的状态，该切换模块电性连接该第一主控芯片组及该第二主控芯片组，并检测该第一主控芯片组的作动状态，判断该第一主控芯片组是否输出该第一数据信号，当该第二主控芯片组准备作动时，并判断该第一主控芯片组输出该第一数据信号时，该切换模块产生一停止信号至该第二主控芯片组，使该等第二驱动信号暂时无法发出，而当该第二主控芯片组准备作动时，并判断该第一主控芯片组不再输出该第一数据信号时，发出一致动信号至该第二主控芯片组，使该等第二驱动信号发出。2.如权利要求1所述的具有多主控芯片的主机板，其中该第一主控芯片组包含一中央处理器以及一北桥芯片组，该第二主控芯片组包含一嵌入式控制器以及一南桥芯片组。3.如权利要求1所述的具有多主控芯片的主机板，还包含一比较电路，该比较电路连接该切换模块，该比较电路包含一比较器，该比较器至少包含一第一输入端、一第二输入端、以及一第一输出端，其中该第一输入端电性连接第一主控芯片组，该第二输入端电性连接一参考电压，该第一输出端电性连接该切换模块。4.如权利要求3所述的具有多主控芯片的主机板，其中当该第一主控芯片组输出该第一数据信号时，该第一输出端输出一低电压电平，当该第一主控芯片组不再从输出该第一数据信号时，该第一输出端输出一高电压电平。5.如权...

【专利技术属性】
技术研发人员：张燕云，孙培华，简源利，陈凯勋，
申请(专利权)人：技嘉科技股份有限公司，
类型：发明
国别省市：中国台湾,71