芯片结构以及电子设备制造技术

本实用新型专利技术实施例公开了一种芯片结构以及电子设备，该芯片包括晶元(DIE)和电路基板，电路基板包括第一焊盘(VSS)、第二焊盘(VDDS)和第三焊盘(VDDM)，其特征在于，所述晶元(DIE)布置在第一焊盘(VSS)上，晶元(DIE)在第一焊盘(VSS)的映射面在第一焊盘(VSS)边框内。相比于现有技术，在本实用新型专利技术实施例中，晶元(DIE)布置在第一焊盘(VSS)上，晶元(DIE)在第一焊盘(VSS)的映射面在第一焊盘(VSS)边框内，晶元(DIE)不会横跨2个或者多个Pad上，不会造成晶元(DIE)在封装过程中受力不均，因而不会产生芯片裂片损失，保证了芯片生产的良率。

Chip Architecture and Electronic Equipment

The embodiment of the utility model discloses a chip structure and an electronic device. The chip includes a crystal element (DIE) and a circuit substrate. The circuit substrate includes a first solder pad (VSS), a second solder pad (VDDS) and a third solder pad (VDDM). The characteristics of the chip are that the crystal element (DIE) is arranged on the first solder pad (VSS), and the mapping surface of the crystal element (DIE) on the first solder pad (VSS) is in the first solder pad (VSS) border. Compared with the existing technology, in this practical and new embodiment, the crystal element (DIE) is arranged on the first pad (VSS), and the mapping surface of the crystal element (DIE) on the first pad (VSS) is in the first pad (VSS) frame. The crystal element (DIE) will not span two or more pads, and will not cause uneven force of the crystal element (DIE) in the packaging process. Therefore, chip splitting loss will not occur, which ensures the yield of chip production. \u3002

【技术实现步骤摘要】
芯片结构以及电子设备
本技术涉及芯片设计
，尤其涉及一种芯片结构以及电子设备。
技术介绍
通常而言，如图1a和1b所示，其为传统的芯片内部结构，包括晶元DIE11和电路基板上的铜柱BUMP、电源输入端VDD12、电源输出端VSS13以及阻焊绿油SM。通过电源输入端VDD12和电源输出端VSS13向晶元DIE11供电的时候，为了使得DIE上的各个内核保持电压相等，因此具有减少电源输入端VDD12、电源输出端VSS13的IR压降(IRDrop)的需求，需要减少传输电阻R。根据公式R＝ρL/S(其中，R表示电阻值，ρ表示电阻率，L表示距离，S表示面积)可知，为了减少传输电阻，因此需要将电源输入端VDD12、电源输出端VSS13设计成大面积Pad增加连接性，进而以减少IRDrop，满足芯片性能需求。根据图1a和1c所示的芯片在封装过程中，由于在芯片的电路基板上增大了电源输入端VDD12、电源输出端VSS13的面积，使得晶元DIE11跨越了电源输入端VDD12、电源输出端VSS13。在晶元DIE11和电路基板的安装过程中，由于电源输入端VDD12、电源输出端VSS13之间存在一定宽度的距离，造成晶元DIE11各个部分受力不均，使得晶元DIE11在封装过程中会造成约10％的芯片裂片损失。
技术实现思路
第一方面，本技术第一实施例提供了一种芯片结构，该芯片包括晶元(DIE)和电路基板，电路基板包括第一焊盘(VSS)、第二焊盘(VDDS)和第三焊盘(VDDM)，其特征在于，所述晶元(DIE)布置在第一焊盘(VSS)上，晶元(DIE)在第一焊盘(VSS)的映射面在第一焊盘(VSS)边框内。结合第一方面，在第一方面的第一种可能的实现方式中，所述电路基板进一步包括绝缘层、金属层，其中：所述绝缘层的第一面上设置有所述金属层，所述绝缘层背离所述金属层的第二面上分别设置有所述第一焊盘(VSS)、第二焊盘(VDDS)和第三焊盘(VDDM)。结合第一方面，在第一方面的第一种可能的实现方式中，所述第一焊盘为所述电路基板的电源输出焊盘，为晶元(DIE)的接地端，所述第二焊盘(VDDS)和第三焊盘(VDDM)为所述电路基板的电源输入焊盘，为晶元(DIE)的电源端。结合第一方面，在第一方面的第一种可能的实现方式中，所述第二焊盘(VDDS)和第三焊盘(VDDM)位于所述第一焊盘(VSS)的对称两侧。结合第一方面，在第一方面的第一种可能的实现方式中，所述电路基板进一步包括第四焊盘，所述第二焊盘(VDDS)和第三焊盘(VDDM)位于所述第一焊盘(VSS)的对称两侧；所述第四焊盘设置在所述第一焊盘(VSS)的剩余两侧中的一侧。结合第一方面，在第一方面的第一种可能的实现方式中，其特征在于，所述金属层上的各个焊点与所述晶元上的各个焊点一一对应连接。结合第一方面，本技术进一步提供一种电子设备，其特征在于，包括电子设备本体以及上述任一项所述的芯片。第二方面，本技术第二实施例提供了一种芯片结构，该芯片包括晶元(DIE)和电路基板，电路基板包括第一焊盘(VDD)、第二焊盘(VSS)，其特征在于，所述晶元(DIE)布置在第二焊盘(VSS)，晶元(DIE)在第二焊盘(VSS)的映射面在第二焊盘(VSS)边框内。结合第二方面，在第二方面的第一种可能的实现方式中，所述第一焊盘(VDD)、的面积小于所述第二焊盘(VSS)。本技术有益效果如下：结合上述第一方面和第二方面，相比于现有技术，在本技术实施例中，晶元(DIE)布置在第一焊盘(VSS)上，晶元(DIE)在第一焊盘(VSS)的映射面在第一焊盘(VSS)边框内，晶元(DIE)不会横跨2个或者多个Pad上，不会造成晶元(DIE)在封装过程中受力不均，因而不会产生芯片裂片损失，保证了芯片生产的良率。附图说明为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1a所示为传统的芯片内部结构示意图；图1b所示为传统芯片晶元和电源引脚在在金属层上的映射示意图；图1c所示为传统芯片晶在封装过程中产生裂片示意图；图2所示为本技术第一实施例中提供的芯片晶元和电源引脚在金属层上的映射示意图；图3所示为本技术第一实施例中提供的芯片的截面结构示意图；图4所示为本技术第一实施例中提供的第二种电路基板上的各部分在金属层上的映射示意图；图5所示为本技术第一实施例中提供的第三种电路基板上的各部分在金属层上的映射示意图；图6所示为本技术第二实施例中提供的芯片晶元和电源引脚在金属层上的映射示意图；图7所示为本技术第二实施例中提供的芯片的截面结构示意图；图8所示为本技术第三实施例中提供的芯片封装过程流程图；图9所示为本技术实施例中提供的电子设备的结构示意图。具体实施方式为了使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术作进一步地详细描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。为了保证晶元DIE在封装过程受力均匀，不产生芯片裂片损失，保证了芯片生产的良率，本技术实施例提供了一种芯片结构，如图2和图3所示。图2所示为本技术第一实施例中提供的芯片晶元和电源在在金属层上的映射示意图；图3所示为本技术第一实施例中提供的芯片的截面结构示意图。其中，此处所述的截面为任意能够清晰表述电路基板中各部分的相对位置的剖面，对此不作任何限定。通过图2可以看出，芯片主要包括晶元DIE210、第一焊盘VSS23、第二焊盘VDDS222和第三焊盘VDDM221，第一焊盘VSS23为所述电路基板的电源输出焊盘，为晶元DIE210的接地端，所述第二焊盘VDDS222和第三焊盘VDDM221为所述电路基板的电源输入焊盘，为晶元DIE210的电源端。所述第二焊盘VDDS222和第三焊盘VDDM221位于所述第一焊盘VSS23的对称两侧。在图2中所示，第二焊盘VDDS222和第三焊盘VDDM221位于所述第一焊盘VSS23的对称两侧，并平行于芯片引脚。从附图2中可以看到，晶元DIE210布置在第一焊盘VSS23上，晶元DIE210在第一焊盘VSS23的映射面在第一焊盘VSS23边框内。通过这样布局，保证了晶元DIE210不会横跨2个或者多个Pad上，不会造成晶元(DIE)在封装过程中受力不均，因而不会产生芯片裂片损失，保证了芯片生产的良率。具体结构，由图3可知，本技术实施例中提供的芯片结构包括晶元DIE210和电路基板，电路基板可包括绝缘层26、金属层27、第一焊盘VSS23、第二焊盘VDDS222和第三焊盘VDDM221、以及阻焊绿油SM28，其中：绝缘层26的第一面上设置有金属层27，绝缘层26背离金属层27的第二面上分别设置有第一焊盘VSS23、第二焊盘VDDS222和第三焊盘VDDM221，并在绝缘层26和金属层27中设置铜柱BUM本文档来自技高网...

【技术保护点】
1.一种芯片结构，该芯片包括晶元(DIE)和电路基板，电路基板包括第一焊盘(VSS)、第二焊盘(VDDS)和第三焊盘(VDDM)，其特征在于，所述晶元(DIE)布置在第一焊盘(VSS)上，晶元(DIE)在第一焊盘(VSS)的映射面在第一焊盘(VSS)边框内。

【技术特征摘要】
1.一种芯片结构，该芯片包括晶元(DIE)和电路基板，电路基板包括第一焊盘(VSS)、第二焊盘(VDDS)和第三焊盘(VDDM)，其特征在于，所述晶元(DIE)布置在第一焊盘(VSS)上，晶元(DIE)在第一焊盘(VSS)的映射面在第一焊盘(VSS)边框内。2.如权利要求1所述的芯片结构，其特征在于，所述电路基板进一步包括绝缘层、金属层，其中：所述绝缘层的第一面上设置有所述金属层，所述绝缘层背离所述金属层的第二面上分别设置有所述第一焊盘(VSS)、第二焊盘(VDDS)和第三焊盘(VDDM)。3.如权利要求2所述的芯片结构，其特征在于，所述第一焊盘为所述电路基板的电源输出焊盘，为晶元(DIE)的接地端，所述第二焊盘(VDDS)和第三焊盘(VDDM)为所述电路基板的电源输入焊盘，为晶元(DIE)的电源端。4.如权利要求1～3中任一项所述的芯片结构，其特征在于，所述第二焊盘(VDDS)和第三焊盘(VD...

【专利技术属性】
技术研发人员：易泓历，
申请(专利权)人：北京比特大陆科技有限公司，
类型：新型
国别省市：北京,11