半导体器件制造技术

本实用新型专利技术提供了一种半导体器件，属于半导体技术领域。该器件包括：半导体衬底，半导体衬底内设置多个呈阵列排布的有源区以及有源区之间的浅沟槽隔离结构；埋入式字线，位于半导体衬底内，并与有源区的阵列相交；凹槽，位于埋入式字线上方；隔离层，部分地填充于凹槽内，并覆盖埋入式字线；位线接触层，底部为鳍式结构，位于各有源区内埋入式字线之间区域的上方，且位线接触层的两个底角分别位于同一有源区内两个凹槽内；位线导电层，其俯视面投影为条形，位线导电层覆盖位线接触层的上表面，并与有源区的阵列相交。本实用新型专利技术可以增加位线接触的面积，降低接触电阻，提高存储单元的数据读写性能。

semiconductor device

The utility model provides a semiconductor device, which belongs to the field of semiconductor technology. The device includes: a semiconductor substrate, a plurality of active regions arranged in arrays and shallow groove isolation structures between active regions are arranged in the semiconductor substrate; an embedded word line is located in the semiconductor substrate and intersects with the array of active regions; a groove is located above the embedded word line; an isolation layer is partially filled in the groove and covered with the embedded word line contact layer, and a bottom line. The part is a fin structure, which is located above the area between buried zigzags in each active region, and the two bottom angles of the contact layer are located in two grooves in the same active region respectively. The overlooking surface of the conductive layer is projected as a strip, and the conductive layer covers the upper surface of the contact layer and intersects with the array of the active region. The utility model can increase the contact area of bit lines, reduce the contact resistance and improve the data reading and writing performance of the storage unit.

【技术实现步骤摘要】
半导体器件
本技术涉及半导体
，尤其涉及一种半导体器件。
技术介绍
随着半导体技术的发展，半导体器件的尺寸越来越小。现有的半导体器件中，形成的位线接触面积也随着器件尺寸的减小而减小，通常导致位线接触区域产生较高的接触电阻，使得存储单元难以进行正常的数据读写，影响半导体器件的性能。因此有必要提出一种新的半导体器件结构。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本技术的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本技术的目的在于提供一种半导体器件，进而至少在一定程度上克服现有的半导体器件位线接触电阻较高的问题。本技术的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本技术的实践而习得。本技术提供一种半导体器件，包括：半导体衬底，所述半导体衬底内设置多个呈阵列排布的有源区以及所述有源区之间的浅沟槽隔离结构；埋入式字线，位于所述半导体衬底内，并与所述有源区的阵列相交；凹槽，位于所述埋入式字线上方；隔离层，部分地填充于所述凹槽内，并覆盖所述埋入式字线；位线接触层，底部为鳍式结构，位于各所述有源区内埋入式字线之间区域的上方，且所述位线接触层的两个底角分别位于同一有源区内两个凹槽内；位线导电层，其俯视面投影为条形，所述位线导电层覆盖所述位线接触层的上表面，并与所述有源区的阵列相交。在本技术的一种示例性实施例中，所述半导体器件还包括：绝缘层，覆盖所述位线导电层的上表面。在本技术的一种示例性实施例中，所述半导体器件还包括：介电层，填充所述半导体器件的上表面，并具有与所述位线导电层平齐的上表面。在本技术的一种示例性实施例中，所述半导体器件还包括：存储节点接触塞，位于所述介电层内。在本技术的一种示例性实施例中，所述半导体器件还包括：阻挡层，覆盖所述半导体衬底上表面、所述隔离层上表面、所述位线导电层的侧壁与位线接触层的侧壁。本技术的示例性实施例具有以下有益效果：一方面，改变了现有的半导体器件中位线接触的结构，通过侧面接触、鳍式结构等方式增加了位线接触层与半导体衬底的接触面数量，从而增加了位线接触的面积，降低了接触电阻，提高了存储单元的数据读写性能。另一方面，形成本示例性实施例的半导体器件结构的工艺流程简单，实用性较高。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本技术。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本技术的实施例，并与说明书一起用于解释本技术的原理。显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1示出本示例性实施例中一种半导体器件位线形成方法的流程图；图2至图17示出本示例性实施例中一种半导体器件位线形成方法的流程图示意；图18与图19示出本示例性实施例中一种半导体器件位线形成方法的子流程图示意；图20至图22示出本示例性实施例中另一种半导体器件位线形成方法的子流程图示意；图23与图24示出本示例性实施例中一种半导体器件的结构示意图；图25示出本示例性实施例中另一种半导体器件的结构示意图。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本技术将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。本技术的示例性实施例首先提供了一种半导体器件位线形成方法，参考图1与图2～图17所示，该方法可以包括以下步骤S110～S160：步骤S110，参考图2与图3，提供半导体衬底101，半导体衬底101包括有源区102、浅沟槽隔离结构104、埋入式字线103以及埋入式字线103上方的凹槽105。图2为半导体衬底101的俯视图，分别以AA′与BB′方向做侧视图，得到图3。其中，半导体衬底101可以是p型硅衬底、n型硅衬底、硅锗衬底等。有源区102在半导体衬底101中通常以阵列形式排布，被浅沟槽隔离结构104所隔开；有源区102内可以预先形成源极与漏极，也可以预先定义源极与漏极的位置，并在本实施例形成位线的过程中，通过离子注入工艺在半导体衬底101的相应位置形成源极与漏极。埋入式字线103可以与有源区102相交，通常包括字线导电层与栅极电极层，栅极电极层位于埋入式字线103与有源区102相交的区域，可以采用多晶硅，字线导电层位于栅极电极层的上方，可以采用钨，两者之间还可以增设由氮化钛、钛等导电材料形成的粘附层，本实施例对此不做特别限定。在形成埋入式字线103时，可以先形成埋入式字线孔，再向其中填充上述栅极电极层与字线导电层的材料，可以对埋入式字线孔进行不完全填充，或者在填充后进行回刻蚀，从而在埋入式字线孔中留出一定深度的凹槽，以便于后续可以在凹槽中填充隔离材料，以隔离埋入式字线103与上方的结构。步骤S120，参考图4，沉积隔离层106，隔离层106填充凹槽并覆盖半导体衬底101的上表面。其中，隔离层106可用于隔离埋入式字元线与后续在上方形成的其他结构，可以采用二氧化硅、硼磷硅玻璃等隔离材料；在一示例性实施例中，隔离层106的材料可以是氮化硅或氮氧化硅，这两种材料的绝缘性能较好，且其中的硅-氮键有利于在后续步骤中进行选择性刻蚀。可以通过CVD(ChemicalVaporDeposition，化学气相沉积)工艺沉积隔离层106，在沉积过程中，首先填充埋入式字元线上方的凹槽，然后覆盖整个半导体衬底101的上表面，形成完整的隔离层106。在一示例性实施例中，在沉积隔离层106后，还可以通过CMP(ChemicalMechanicalPolishing，化学机械研磨)工艺对隔离层106的上表面进行平坦化处理，得到平整的膜层。步骤S130，参考图5至图8，利用具有有源区图形的第一掩膜层107选择性刻蚀隔离层106，使凹槽内剩余的隔离层106厚度小于凹槽的深度。有源区图形可以如图5所示，沿有源区102方向形成暴露有源区102的第一掩膜层107的图形。在刻蚀过程中，有源区102上方的隔离层106被移除，浅沟槽隔离结构104上方的隔离层106被保留；可以以半导体衬底101为刻蚀终止层，并进行一定程度的过刻蚀，将凹槽内的隔离层106刻蚀一部分，留出深度更小的浅凹槽。注意在此过程中需要对凹槽内的隔离层106进行一定的过刻蚀，但不可将其完全刻蚀，会影响对埋入式字线103的隔离保护作用。在一示例性实施例中，可以预先在埋入式字线103上方留出深度较大的凹槽，则步骤S130中可以在更大范围内控制过刻蚀的深度，以控制剩余的隔离层106厚度。在一示例性实施例中，当隔离层106的材料为氮化硅时，步骤S130中可以采用四氟甲烷与氧气作为刻蚀气体，进行干法刻蚀，对氮化硅的刻蚀效果较好，对硅衬底或浅沟槽隔离的二氧化硅刻蚀效果较差，可以有效移除隔离层106，保留半导体衬底101的表面结构。步骤S140，参考图9与图10，沉积位线接触层108，位线接触层108填充隔离层106的上表面沟本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：半导体衬底，所述半导体衬底内设置多个呈阵列排布的有源区以及所述有源区之间的浅沟槽隔离结构；埋入式字线，位于所述半导体衬底内，并与所述有源区的阵列相交；凹槽，位于所述埋入式字线上方；隔离层，部分地填充于所述凹槽内，并覆盖所述埋入式字线；位线接触层，底部为鳍式结构，位于各所述有源区内埋入式字线之间区域的上方，且所述位线接触层的两个底角分别位于同一有源区内两个凹槽内；位线导电层，其俯视面投影为条形，所述位线导电层覆盖所述位线接触层的上表面，并与所述有源区的阵列相交。

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：半导体衬底，所述半导体衬底内设置多个呈阵列排布的有源区以及所述有源区之间的浅沟槽隔离结构；埋入式字线，位于所述半导体衬底内，并与所述有源区的阵列相交；凹槽，位于所述埋入式字线上方；隔离层，部分地填充于所述凹槽内，并覆盖所述埋入式字线；位线接触层，底部为鳍式结构，位于各所述有源区内埋入式字线之间区域的上方，且所述位线接触层的两个底角分别位于同一有源区内两个凹槽内；位线导电层，其俯视面投影为条形，所述位线导电层覆盖所述位线接触层的上表面，并与...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34