碳化硅半导体装置及其制造方法制造方法及图纸

第一主表面设置有：栅极沟槽，所述栅极沟槽由第一侧表面和第一底表面限定；以及源极沟槽，所述源极沟槽由第二侧表面和第二底表面限定。碳化硅衬底包括漂移区、主体区、源极区、第一区和第二区。所述第一区与所述第二区接触。栅极绝缘膜在所述第一侧表面处与所述漂移区、所述主体区和所述源极区接触，并且在所述第一底表面处与所述漂移区接触。源极电极在所述第二侧表面和所述第二底表面处与所述第二区接触。

Silicon Carbide Semiconductor Device and Its Manufacturing Method

The first main surface is provided with a gate groove, which is defined by the first side surface and the first bottom surface, and a source groove, which is defined by the second side surface and the second bottom surface. The silicon carbide substrates include drift region, main region, source region, first region and second region. The first area is in contact with the second area. The gate insulating film contacts the drift region, the main body region and the source region at the first side surface, and the drift region at the first bottom surface. The source electrode contacts the second area at the second side surface and the second bottom surface.

【技术实现步骤摘要】
【国外来华专利技术】碳化硅半导体装置及其制造方法
本公开涉及一种碳化硅半导体装置以及用于制造碳化硅半导体装置的方法。本申请要求基于于2016年8月31日提交的日本专利申请第2016-169624号的优先权，其全部内容通过引用并入本文。
技术介绍
WO2012/017798(专利文献1)公开了一种MOSFET(金属氧化物半导体场效应晶体管)，该MOSFET在击穿电压保持层的表面中设置有栅极沟槽。引用列表专利文献PTL1：WO2012/017798
技术实现思路
根据本公开的一个实施例的碳化硅半导体装置包括碳化硅衬底、栅极绝缘膜和源极电极。碳化硅衬底具有第一主表面和与第一主表面相反的第二主表面。栅极沟槽和源极沟槽设置在第一主表面中。栅极沟槽由连续到第一主表面的第一侧表面和连续到第一侧表面的第一底表面限定。源极沟槽由连续到第一主表面的第二侧表面和连续到第二侧表面的第二底表面限定。碳化硅衬底包括：漂移区，该漂移区具有第一导电型；主体区，该主体区设置在漂移区上并且具有不同于第一导电型的第二导电型；源极区，该源极区在主体区上，源极区通过主体区与漂移区分隔开，源极区具有第一导电型；第一区，该第一区在第二底表面与第二主表面之间，第一区具有第二导电型；以及第二区，该第二区与第一区接触，第二区构成第二侧表面的至少一部分和第二底表面，第二区具有第二导电型。栅极绝缘膜在第一侧表面处与漂移区、主体区和源极区接触，并且栅极绝缘膜在第一底表面处与漂移区接触。源极电极在第二侧表面和第二底表面处与第二区接触。根据本公开的一个实施例的碳化硅半导体装置包括碳化硅衬底、栅极绝缘膜和源极电极。碳化硅衬底具有第一主表面和与第一主表面相反的第二主表面。第一主表面对应于{0001}平面或者相对于{0001}平面偏离小于或等于8°的角度的平面。栅极沟槽和源极沟槽设置在第一主表面中。栅极沟槽由连续到第一主表面的第一侧表面和连续到第一侧表面的第一底表面限定。第一侧表面相对于第一底表面的角度大于或等于50°并且小于或等于65°。源极沟槽由连续到第一主表面的第二侧表面和连续到第二侧表面的第二底表面限定。第二侧表面相对于第二底表面的角度大于或等于50°并且小于或等于65°。碳化硅衬底包括：漂移区，该漂移区具有第一导电型；主体区，该主体区设置在漂移区上并且具有不同于第一导电型的第二导电型；源极区，该源极区在主体区上，源极区通过主体区与漂移区分隔开，源极区具有第一导电型；第一区，该第一区在第二底表面与第二主表面之间，第一区具有第二导电型；以及第二区，该第二区与第一区接触，第二区构成第二侧表面的至少一部分和第二底表面，第二区具有第二导电型。栅极绝缘膜在第一侧表面处与漂移区、主体区和源极区接触，并且栅极绝缘膜在第一底表面处与漂移区接触。源极电极在第二侧表面和第二底表面处与第二区接触。第二区具有第三区和第四区，该第三区与第一区接触，该第四区连续到第三区，第四区与漂移区接触。第二底表面中的第二导电型杂质的浓度高于第三区与第四区之间的边界中的第二导电型杂质的浓度。根据本公开的一个实施例的用于制造碳化硅半导体装置的方法包括以下步骤。准备碳化硅衬底，该碳化硅衬底具有第一主表面和与第一主表面相反的第二主表面。在第一主表面中形成栅极沟槽和源极沟槽。栅极沟槽由连续到第一主表面的第一侧表面和连续到第一侧表面的第一底表面限定。源极沟槽由连续到第一主表面的第二侧表面和连续到第二侧表面的第二底表面限定。碳化硅衬底包括：漂移区，该漂移区具有第一导电型；主体区，该主体区设置在漂移区上并且具有不同于第一导电型的第二导电型；源极区，该源极区在主体区上，源极区通过主体区与漂移区分隔开，源极区具有第一导电型；以及第一区，该第一区在第二底表面与第二主表面之间，第一区具有第二导电型。通过对第二侧表面和第二底表面执行离子注入来形成第二区，该第二区与第一区接触，第二区构成第二侧表面的至少一部分和第二底表面，第二区具有第二导电型。形成栅极绝缘膜，该栅极绝缘膜在第一侧表面处与漂移区、主体区和源极区接触，栅极绝缘膜在第一底表面处与漂移区接触。形成源极电极，该源极电极在第二侧表面和第二底表面处与第二区接触。根据本公开的一个实施例的用于制造碳化硅半导体装置的方法包括以下步骤。准备碳化硅衬底，该碳化硅衬底具有第一主表面和与第一主表面相反的第二主表面。通过热蚀刻在第一主表面中同时形成栅极沟槽和源极沟槽。栅极沟槽由连续到第一主表面的第一侧表面和连续到第一侧表面的第一底表面限定。源极沟槽由连续到第一主表面的第二侧表面和连续到第二侧表面的第二底表面限定。碳化硅衬底包括：漂移区，该漂移区具有第一导电型；主体区，该主体区设置在漂移区上并且具有不同于第一导电型的第二导电型；源极区，该源极区在主体区上，源极区通过主体区与漂移区分隔开，源极区具有第一导电型；以及第一区，该第一区在第二底表面与第二主表面之间，第一区具有第二导电型。通过对第二侧表面和第二底表面执行离子注入来形成第二区，该第二区与第一区接触，第二区构成第二侧表面的至少一部分和第二底表面，第二区具有第二导电型。在形成第二区之后对碳化硅衬底执行活化退火。在对碳化硅衬底执行活化退火之后形成栅极绝缘膜，该栅极绝缘膜在第一侧表面处与漂移区、主体区和源极区接触，栅极绝缘膜在第一底表面处与漂移区接触。形成源极电极，该源极电极在第二侧表面和第二底表面处与第二区接触。形成第二区包括：在第一能量和第一剂量的条件下执行离子注入；以及在第二能量和第二剂量的条件下执行离子注入，第二能量高于第一能量，第二剂量低于第一剂量。附图说明图1是示出了根据该实施例的碳化硅半导体装置的配置的示意性截面图。图2示出了在沿着图1的箭头II的方向上的p型杂质浓度分布。图3是示出了根据该实施例的碳化硅半导体装置的碳化硅衬底的配置的示意性平面图。图4示出了第一区1和第二区2在沿着图1的箭头II的方向上的p型杂质浓度分布的第一修改。图5示出了第一区1和第二区2在沿着图1的箭头II的方向上的p型杂质浓度分布的第二修改。图6是示出了根据该实施例的碳化硅半导体装置的第三修改的碳化硅衬底的配置的示意性平面图。图7是示出了根据该实施例的碳化硅半导体装置的第四修改的配置的示意性截面图。图8示出了在沿着图7的箭头VIII的方向上的p型杂质浓度分布。图9是示出了根据该实施例的碳化硅半导体装置的第五修改的碳化硅衬底的配置的示意性截面图。图10是示意性地示出了根据该实施例的用于制造碳化硅半导体装置的方法的流程图。图11是示出了根据该实施例的用于制造碳化硅半导体装置的方法的第一步骤的示意性截面图。图12是示出了根据该实施例的用于制造碳化硅半导体装置的方法的第二步骤的示意性截面图。图13是示出了根据该实施例的用于制造碳化硅半导体装置的方法的第三步骤的示意性截面图。图14是示出了根据该实施例的用于制造碳化硅半导体装置的方法的第四步骤的示意性截面图。图15是示出了根据该实施例的用于制造碳化硅半导体装置的方法的第五步骤的示意性截面图。图16是示出了根据该实施例的用于制造碳化硅半导体装置的方法的第六步骤的示意性截面图。图17是示出了根据该实施例的用于制造碳化硅半导体装置的方法的第七步骤的示意性截面图。图18是示出了根据该实施例的用于制造碳化硅半导体装置的方法的第八步骤的示本文档来自技高网...

【技术保护点】
1.一种碳化硅半导体装置，包括：碳化硅衬底，所述碳化硅衬底具有第一主表面和与所述第一主表面相反的第二主表面；栅极绝缘膜；以及源极电极，其中栅极沟槽和源极沟槽设置在所述第一主表面中，所述栅极沟槽由连续到所述第一主表面的第一侧表面和连续到所述第一侧表面的第一底表面限定，所述源极沟槽由连续到所述第一主表面的第二侧表面和连续到所述第二侧表面的第二底表面限定，所述碳化硅衬底包括：漂移区，所述漂移区具有第一导电型，主体区，所述主体区设置在所述漂移区上并且具有不同于所述第一导电型的第二导电型，源极区，所述源极区在所述主体区上，所述源极区通过所述主体区与所述漂移区分隔开，所述源极区具有所述第一导电型，第一区，所述第一区在所述第二底表面与所述第二主表面之间，所述第一区具有所述第二导电型，以及第二区，所述第二区与所述第一区接触，所述第二区构成所述第二侧表面的至少一部分和所述第二底表面，所述第二区具有所述第二导电型，所述栅极绝缘膜在所述第一侧表面处与所述漂移区、所述主体区和所述源极区接触，并且所述栅极绝缘膜在所述第一底表面处与所述漂移区接触，以及所述源极电极在所述第二侧表面和所述第二底表面处与所述第二区接触。...

【技术特征摘要】
【国外来华专利技术】2016.08.31 JP 2016-1696241.一种碳化硅半导体装置，包括：碳化硅衬底，所述碳化硅衬底具有第一主表面和与所述第一主表面相反的第二主表面；栅极绝缘膜；以及源极电极，其中栅极沟槽和源极沟槽设置在所述第一主表面中，所述栅极沟槽由连续到所述第一主表面的第一侧表面和连续到所述第一侧表面的第一底表面限定，所述源极沟槽由连续到所述第一主表面的第二侧表面和连续到所述第二侧表面的第二底表面限定，所述碳化硅衬底包括：漂移区，所述漂移区具有第一导电型，主体区，所述主体区设置在所述漂移区上并且具有不同于所述第一导电型的第二导电型，源极区，所述源极区在所述主体区上，所述源极区通过所述主体区与所述漂移区分隔开，所述源极区具有所述第一导电型，第一区，所述第一区在所述第二底表面与所述第二主表面之间，所述第一区具有所述第二导电型，以及第二区，所述第二区与所述第一区接触，所述第二区构成所述第二侧表面的至少一部分和所述第二底表面，所述第二区具有所述第二导电型，所述栅极绝缘膜在所述第一侧表面处与所述漂移区、所述主体区和所述源极区接触，并且所述栅极绝缘膜在所述第一底表面处与所述漂移区接触，以及所述源极电极在所述第二侧表面和所述第二底表面处与所述第二区接触。2.根据权利要求1所述的碳化硅半导体装置，其中所述第二区构成所述第一主表面的一部分，以及所述源极电极在所述第一主表面处与所述第二区接触。3.根据权利要求2所述的碳化硅半导体装置，其中所述第二区具有第三区和第四区，所述第三区与所述第一区接触，所述第四区连续到所述第三区，所述第四区与所述漂移区接触，以及所述第二底表面中的第二导电型杂质的浓度高于所述第三区与所述第四区之间的边界中的所述第二导电型杂质的浓度。4.根据权利要求2或权利要求3所述的碳化硅半导体装置，其中所述第一侧表面相对于所述第一底表面的角度大于或等于50°并且小于或等于65°。5.根据权利要求2至权利要求4中的任一项所述的碳化硅半导体装置，其中所述第二侧表面相对于所述第二底表面的角度大于或等于50°并且小于或等于65°。6.根据权利要求2至权利要求4中的任一项所述的碳化硅半导体装置，其中所述第二侧表面相对于所述第二底表面的角度大于65°并且小于或等于90°。7.根据权利要求6所述的碳化硅半导体装置，其中在垂直于所述第二主表面的方向上，所述第二底表面位于所述源极区与所述漂移区之间。8.根据权利要求6所述的碳化硅半导体装置，其中在垂直于所述第二主表面的方向上，所述第二底表面位于所述主体区与所述第一区之间。9.根据权利要求2至权利要求8中的任一项所述的碳化硅半导体装置，其中所述碳化硅衬底进一步包括杂质区，所述杂质区具有所述第一导电型，所述杂质区位于所述第一底表面与所述第二主表面之间，所述杂质区面对所述第一区，以及所述杂质区中的第一导电型杂质的浓度高于所述漂移区中的所述第一导电型杂质的浓度。10.根据权利要求2至权利要求4和权利要求9中的任一项所述的碳化硅半导体装置，其中所述第二侧表面具有连续到所述第二底表面的第一侧部和连续到所述第一侧部的第二侧部，以及所述第一侧部相对于所述第二底表面的角度小于所述第二侧部相对于平行于所述第二底表面的平面的角度。11.根据权利要求1所述的碳化硅半导体装置，其中所述源极电极在所述第二侧表面处与所述源极区接触，以及所述第二区与所述第一主表面分隔开。12.根据权利要求11所述的碳化硅半导体装置，其中所述第二区具有第三区和第四区，所述第三区与所述第一区接触，所述第四区连续到所述第三区，所述第四区与所述漂移区接触，以及所述第二底表面中的第二导电型杂质的浓度高于所述第三区与所述第四区之间的边界中的所述第二导电型杂质的浓度。13.根据权利要求11或权利要求12所述的碳化硅半导体装置，其中所述第一侧表面相对于所述第一底表面的角度大于或等于50°并且小于或等于65°。14.根据权利要求11至权利要求13中的任一项所述的碳化硅半导体装置，其中所述第二侧表面相对于所述第二底表面的角度大于或等于50°并且小于或等于65°。15.根据权利要求11至权利要求13中的任一项所述的碳化硅半导体装置，其中所述第二侧表面相对于所述第二底表面的角度大于65°并且小于或等于90°。16.根据权利要求15所述的碳化硅半导体装置，其中在垂直于所述第二主表面的方向上，所述第二底表面位于所述源极区与所述漂移区之间。17.根据权利要求15所述的碳化硅半导体装置，其中在垂直于所述第二主表面的方向上，所述第二底表面位于所述主体区与所述第一区之间。18.根据权利要求11至权利要求17中的任一项所述的碳化硅半导体装置，其中所述碳化硅衬底进一步包括杂质区，所述杂质区具有所述第一导电型，所述杂质区位于所述第一底表面与所述第二主表面之间，所述杂质区面对所述第一区，以及所述杂质区中的第一导电型杂质的浓度高于所述漂移区中的所述第一导电型杂质的浓度。19.根据权利要求11至权利要求13和权利要求18中的任一项所述的碳化硅半导体装置，其中所述第二侧表面具有连续到所述第二底表面的第一侧部和连续到所述第一侧部的第二侧部，以及所述第一侧部相对于所述第二底表面的角度小于所述第二侧部相对于平行于所述第二底表面的平面的角度。20.根据权利要求1至权利要求19中的任一项所述的碳化硅半导体装置，其中所述第一主表面对应于{0001}平面或者相对于所述{0001}平面偏离小于或等于8°的角度的平面。21.一种碳...

【专利技术属性】
技术研发人员：内田光亮，日吉透，酒井光彦，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：日本,JP