片内电压调节器间的时序控制系统及时序控制方法技术方案

本发明专利技术提供了一种时序控制系统，包括电源管理单元、电压检测单元、延时单元和逻辑门电路。本发明专利技术的所述时序控制系统通过所述电源管理单元提供系统逻辑电平信号和外部输入电压，所述电压检测单元检测所述片内电压调节器的输出电压，并参考阈值电压输出电平信号，所述电平信号以及所述系统电平信号经所述延时单元和所述逻辑门电路的逻辑作用输出，以实现对不同电压调节器之间的起电和关电时序控制，满足需要复杂时序控制的应用场景需求。本发明专利技术还提供了应用所述时序控制系统的时序控制方法。

On-chip Voltage Regulator Time Sequence Control System and Time Sequence Control Method

The invention provides a timing control system, which comprises a power management unit, a voltage detection unit, a delay unit and a logic gate circuit. The timing control system of the invention provides the system logic level signal and external input voltage through the power management unit, the voltage detection unit detects the output voltage of the on-chip voltage regulator, and outputs the level signal with reference to the threshold voltage, the level signal and the system level signal are transported by the delay unit and the logic gate circuit. In order to realize the start-up and turn-off time sequence control between different voltage regulators and meet the application scenario requirements of complex time sequence control. The invention also provides a timing control method applying the timing control system.

【技术实现步骤摘要】
片内电压调节器间的时序控制系统及时序控制方法
本专利技术涉及集成电路
，尤其涉及片内电压调节器之间的时序控制系统及时序控制方法。
技术介绍
随着集成电路技术的发展，许多功能模块被集成到芯片上，芯片对电源起电和关电控制的要求也越来越高。由于芯片本身的电源数量较多，内部电源和信号之间的干扰和耦合变得越来越严重，现有技术中通常会在芯片上设置两个或两个以上的片内电压调节器来减小对外部电源扰动的敏感度，保证功能模块自身的性能，从而需要在多个片内电压调节器之间进行起电和关电时序控制，以满足正常的起电和关电需求。公开号为CN106681209A的中国专利技术专利申请公开了一种电源时序电路及电源时序电路控制系统，通过在相邻的电源芯片之间设置延时电路来实现不同电源芯片之间的时序控制。然而该申请的延时电路是由电阻和电容组成的RC延时电路，只能由第一个电源芯片的起电或关电来控制其他电源芯片进行同样的动作，无法满足需要复杂时序控制的应用场景需求。另外，该申请提供的是多个芯片间的电源时序控制方法，无法解决集成电路的同一芯片内的内部电压调节器之间的复杂电源时序控制。因此，有必要开发一种新的时序控制系统以解决现有技术中存在的上述问题。
技术实现思路
本专利技术的目的在于提供一种用于在至少两个片内电压调节器之间进行时序控制的时序控制系统，以满足需要复杂时序控制的应用场景需求。为实现上述目的，本专利技术的所述时序控制系统，包括电源管理单元、电压检测单元、延时单元和逻辑门电路，所述电源管理单元用于提供系统逻辑电平信号和外部输入电压，所述电压检测单元用于根据阈值电压和一个片内电压调节器的输出电压输送电平信号，所述延时单元用于延时输出所述电平信号，所述逻辑门电路用于对延时输出的所述电平信号、所述电压检测单元输出的所述电平信号以及所述系统电平信号进行逻辑作用，以向另一个片内电压调节器输出控制信号，所述控制信号用于控制所述片内电压调节器的起电或关电。本专利技术所述的时序控制系统的有益效果在于：所述时序控制系统通过检测所述片内电压调节器的输出电压，结合所述延时单元和所述逻辑门电路的逻辑作用实现对不同电压调节器之间的起电和关电时序控制，以满足需要复杂时序控制的应用场景需求。优选的，所述逻辑门电路具有第一与门、第二与门、第一或门和第二或门，所述电源管理单元向至少两个所述片内电压调节器输送外部输入电压，通过所述第二或门向一个所述片内电压调节器输送所述系统逻辑电平信号，以及通过所述第二与门向另一个所述片内电压调节器输送所述系统逻辑电平信号，所述电压检测单元输出所述电平信号后，所述延时单元延时输出所述电平信号。其有益效果在于：有利于在一个所述片内电压调节器起电后，通过所述延时单元的控制实现另一个所述片内电压调节器的起电，以及在另一个所述片内电压调节器关电后，实现一个所述片内电压调节器的关电。进一步优选的，所述电压检测单元包括第一电压检测单元，所述延时单元包括第一延时单元，所述第一电压检测单元的输出端分别与所述第一延时单元的输入端以及所述第一与门的输入端连接，所述第一延时单元、所述第一与门和所述第二与门串联连接，所述第二与门的输出端接另一个所述片内电压调节器。进一步优选的，所述电压检测单元包括第二电压检测单元，所述延时单元包括第二延时单元，所述第二电压检测单元的输出端分别与所述第二延时单元的输入端以及所述第一或门的输入端连接，所述第二延时单元、所述第一或门和所述第二或门串联连接。优选的，所述电压检测单元为迟滞比较器。其有益效果在于：使所述电压检测单元输出稳定的电平信号。优选的，所述电压检测单元包括比较器、边沿D触发器和门电路，所述比较器与所述边沿D触发器串联连接，所述比较器对所述输出电压和所述阈值电压进行比对，所述比较器输出的信号与所述第一边沿D触发器输出的信号经所述门电路输出给所述延迟单元。其有益效果在于：避免在时钟上升沿到来之前由于所述比较器的不稳定输出对后续时序控制的影响。进一步优选的，所述电压检测单元为所述第一电压检测单元，所述门电路为与门。进一步优选的，所述电压检测单元为所述第二电压检测单元，所述门电路为或门。优选的，所述电源管理单元向一个所述片内电压调节器输送所述外部输入电压和所述系统逻辑电平信号，所述逻辑门电路包括与门和或门，所述延时单元包括第一延时单元和第二延时单元，所述电压检测单元的输出端分别接所述第一延时单元和所述与门，所述第一延时单元、所述与门、所述第二延时单元和所述或门串联连接，且所述与门的输出端接一个所述片内电压调节器的输入端，所述或门的输出端接另一个所述片内电压调节器的输入端。其有益效果在于：便于在一个所述片内电压调节器起电后，实现另一个片内电压调节器的起电，以及在一个所述片内电压调节器关电后，实现另一个片内电压调节器的关电。优选的，所述电压检测单元具有两个迟滞比较器和两个与非门，每个所述迟滞比较器的输出端均串联一个所述与非门，两个所述与非门交叉耦合，其中一个所述与非门的输出端接所述第一延迟单元的输入端。其有益效果在于：使所述电压检测单元稳定输出电平信号。优选的，所述电压检测单元具有两个比较器、两个边沿D触发器、两个或门以及两个与非门，每个所述比较器均与一个所述边沿D触发器、一个所述或门以及一个所述与非门串联连接，所述或门的另一个输入端接所述比较器的输出端，两个所述与非门交叉耦合，其中一个所述与非门的输出端接所述第一延迟单元的输入端。其有益效果在于：避免在时钟上升沿到来之前由于所述比较器的不稳定输出对后续时序控制的影响，使所述电平信号稳定输出。优选的，所述电压检测单元和所述延时单元之间设置有电平转换单元。其有益效果在于：所述电平转换单元使输出的电平信号转换为下一个受时序控制的所述片内电压调节器的输入电压的电压域。进一步优选的，所述电平转换单元包括第一逆变器、第二逆变器、第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管，所述第一逆变器和所述第二逆变器串联连接，所述第二逆变器的输出端接所述第一NMOS管的栅极，所述第一逆变器和所述第二逆变器之间的节点接所述第二NMOS管的栅极，所述第一NMOS管的源极和所述第二NMOS管的源极均接地，所述第一NMOS管的漏极接所述第一PMOS管的漏极，所述第二NMOS管的漏极接所述第二PMOS管的漏极，所述第一PMOS管与所述第二PMOS管交叉耦合。优选的，所述片内电压调节器和所述电压检测单元之间设置有电压变换网络，所述电压变换网络用于对所述片内电压调节器的输出电压进行变换。其有益效果在于：所述电压变换网络转换为适合进入所述电压检测单元的电压值，使所述电压检测单元参考所述阈值电压能够输出稳定的电平信号。进一步优选的，所述电压变换网络包括串联连接的第一电阻和第二电阻，所述第一电阻的一端接所述片内电压调节器的输出端，所述第二电阻的一端接地，所述第一电阻和所述第二电阻之间的分压点接所述第一电压检测单元的输入端。进一步优选的，所述电压变换网络包括串联连接的第三电阻和第四电阻，所述第四电阻的一端接地，所述片内电压调节器的输出端分别接所述第三电阻的一端，以及所述第三电阻和所述第四电阻之间的节点，所述电压检测单元的输入端接所述片内电压调节器和所述第三电阻之间的节点。优选的，所述延时单元由2N个反相器串联组本文档来自技高网...

【技术保护点】
1.一种时序控制系统，用于在至少两个片内电压调节器之间进行时序控制，其特征在于，所述时序控制系统包括电源管理单元、电压检测单元、延时单元和逻辑门电路，所述电源管理单元用于提供外部输入电压和系统逻辑电平信号，所述电压检测单元用于根据阈值电压和一个片内电压调节器的输出电压输送电平信号，所述延时单元用于延时输出所述电平信号，所述逻辑门电路用于对延时输出的所述电平信号、所述电压检测单元输出的所述电平信号以及所述系统电平信号进行逻辑作用，以向另一个片内电压调节器输出控制信号，所述控制信号用于控制所述片内电压调节器的起电或关电。

【技术特征摘要】
1.一种时序控制系统，用于在至少两个片内电压调节器之间进行时序控制，其特征在于，所述时序控制系统包括电源管理单元、电压检测单元、延时单元和逻辑门电路，所述电源管理单元用于提供外部输入电压和系统逻辑电平信号，所述电压检测单元用于根据阈值电压和一个片内电压调节器的输出电压输送电平信号，所述延时单元用于延时输出所述电平信号，所述逻辑门电路用于对延时输出的所述电平信号、所述电压检测单元输出的所述电平信号以及所述系统电平信号进行逻辑作用，以向另一个片内电压调节器输出控制信号，所述控制信号用于控制所述片内电压调节器的起电或关电。2.如权利要求1所述的时序控制系统，其特征在于，所述逻辑门电路具有第一与门、第二与门、第一或门和第二或门，所述电源管理单元向至少两个所述片内电压调节器输送输入电压，通过所述第二或门向一个所述片内电压调节器输送所述系统逻辑电平信号，以及通过所述第二与门向另一个所述片内电压调节器输送所述系统逻辑电平信号，所述电压检测单元输出所述电平信号后，所述延时单元延时输出所述电平信号。3.如权利要求2所述的时序控制系统，其特征在于，所述电压检测单元包括第一电压检测单元，所述延时单元包括第一延时单元，所述第一电压检测单元的输出端分别与所述第一延时单元的输入端以及所述第一与门的输入端连接，所述第一延时单元、所述第一与门和所述第二与门串联连接，所述第二与门的输出端接另一个所述片内电压调节器。4.如权利要求2所述的时序控制系统，其特征在于，所述电压检测单元包括第二电压检测单元，所述延时单元包括第二延时单元，所述第二电压检测单元的输出端分别与所述第二延时单元的输入端以及所述第一或门的输入端连接，所述第二延时单元、所述第一或门和所述第二或门串联连接。5.如权利要求2所述的时序控制系统，其特征在于，所述电压检测单元为迟滞比较器。6.如权利要求2所述的时序控制系统，其特征在于，所述电压检测单元包括比较器、边沿D触发器和门电路，所述比较器与所述边沿D触发器串联连接，所述比较器对所述输出电压和所述阈值电压进行比对，所述比较器输出的信号与所述第一边沿D触发器输出的信号经所述门电路输出给所述延迟单元。7.如权利要求3或6所述的时序控制系统，其特征在于，所述电压检测单元为所述第一电压检测单元，所述门电路为与门。8.如权利要求4或5所述的时序控制系统，其特征在于，所述电压检测单元为所述第二电压检测单元，所述门电路为或门。9.如权利要求1所述的时序控制系统，其特征在于，所述电源管理单元向一个所述片内电压调节器输送所述外部输入电压和所述系统逻辑电平信号，所述逻辑门电路包括与门和或门，所述延时单元包括第一延时单元和第二延时单元，所述电压检测单元的输出端分别接所述第一延时单元和所述与门，所述第一延时单元、所述与门、所述第二延时单元和所述或门串联连接，且所述与门的输出端接一个所述片内电压调节器的输入端，所述或门的输出端接另一个所述片内电压调节器的输入端。10.如权利要求9所述的时序控制系统，其特征在于，所述电压检测单元具有两个迟滞比较器和两个与非门，每个所述迟滞比较器的输出端均串联一个所述与非门，两个所述与非门交叉耦合，其中一个所述与非门的输出端接所述第一延迟单元的输入端。11.如权利要求9所述的时序控制系统，其特征在于，所述电压检测单元具有两个比较器、两个边沿D触发器、两个或门以及两个与非门，每个所述比较器均与一个所述边沿D触发器、一个所述或门以及一个所述与非门串联连接，所述或门的另一个输入端接所述比较器的输出端，两个所述与非门交叉耦合，其中一个所述与非门的输出端接所述第一延迟单元的输入端。12.如权利要求1所述的时序控制系...

【专利技术属性】
技术研发人员：周建冲，
申请(专利权)人：上海安路信息科技有限公司，
类型：发明
国别省市：上海,31