用于生成随机信号的设备制造技术

本公开的实施例涉及用于生成随机信号的设备。一种用于生成随机信号的集成设备包括：第一端子；脉冲信号生成器，被配置为在第一端子上生成电流脉冲串；和第一控制电路，被耦合到第一端子并且被配置为将电流脉冲串转换成电压信号，该电压信号随机地包括大于阈值的电压脉冲，随机信号包括大于阈值的电压脉冲。

Equipment for generating random signals

Embodiments of the present disclosure relate to devices for generating random signals. An integrated device for generating random signals includes: a first terminal; a pulse signal generator configured to generate a current pulse train on the first terminal; and a first control circuit coupled to the first terminal and configured to convert the current pulse train into a voltage signal, which randomly includes voltage pulses greater than the threshold, and a random signal includes voltage pulses larger than the threshold. Voltage pulse.

【技术实现步骤摘要】
用于生成随机信号的设备相关申请的交叉引用本申请要求于2017年10月12日提交的法国专利申请号1759547的优先权，其申请通过引用并入本文。
实施例涉及集成电路，并且在特别的实施例中，涉及被配置为生成随机信号的集成电路。
技术介绍
通常，为了生成随机信号，存在基于物理事件的解决方案，诸如例如为雪崩效应。也就是说，这些解决方案要求几个伏特的操作电压，并且因此从电功率消耗的观点来看是不利的。其它解决方案使用包括触发器的伪随机计数器，但是具有不足够随机的缺点。因此，需要生产具有低功率消耗和改进的随机性质的随机信号生成器。
技术实现思路
因此，根据一个实施例，所提出的是使得可以生成具有强的随机分量的信号的设备，并且该信号的功率消耗很低。根据一个方面，所提出的是用于生成随机信号的集成设备，该集成设备包括：第一端子；脉冲信号生成器，被配置为在第一端子上生成电流脉冲串；和第一控制电路，被耦合到第一端子并且被配置为将电流脉冲转换成电压信号，该电压信号随机地具有大于阈值的电压脉冲，随机信号包括大于阈值的电压脉冲。根据一个实施例，设备进一步包括电源端子，电源端子旨在接收电源电压，并且第一控制电路包括第一MOS电容器，第一MOS电容器被耦合在第一辅助电源端子和第一端子之间，第一辅助电源端子旨在递送第一辅助电压，并且第一MOS电容器被配置为当其达到其耗尽状态时在电流脉冲存在的情况下生成大于阈值的电压脉冲，第一控制电路可以对电容器随机地进行充电和放电。第一辅助电压端子可以是电源端子，并且在该情况下，第一辅助电压是电源电压。根据一个实施例，设备包括参考端子，参考端子旨在接收参考电压，并且第一控制电路进一步包括：主晶体管，被耦合在第一端子和共同节点之间，并且在一方面主晶体管的衬底通过第二控制电路被耦合到参考端子，并且另一方面主晶体管的衬底被直接耦合到主晶体管的栅极；第二电容器，被耦合在共同节点和第二辅助电源端子之间，第二辅助电源端子被配置为递送第二辅助电压；第一次晶体管，被耦合在第一端子和参考端子之间，并且第一次晶体管的栅极被耦合到共同节点；第二次晶体管，被耦合在电源端子和共同节点之间，并且第二次晶体管的栅极被耦合到主晶体管的栅极；以及电阻性元件，被耦合在共同节点和参考端子之间。第二辅助电压端子可以是电源端子，并且在该情况下第二辅助电压是参考电压。这种电路具有非常短的反应时间，并且使得可以通过主晶体管在第一电容器和第二电容器之间产生电子流动的混沌振荡。根据在每个脉冲的瞬时的每个电容器的电荷，后者将会或者将不会被第一控制电路吸收，或者然后被积分到电压脉冲中。在本文和在本说明书的其余部分中，针对晶体管的术语“衬底”表示在其中产生源极区域和漏极区域的半导体材料。在使用绝缘体上硅(SOI)技术生产的晶体管的情况中，该衬底是通过埋置的绝缘层与载体衬底分离的硅膜。根据一个实施例，设备是在半导体衬底中产生的，并且第一电容器和第二电容器各具有在半导体衬底的同一有源区中所产生的电极，并且以与主晶体管的分离的电极半导体区域并列的方式，第一端子是通过与主晶体管的漏极半导体区域相接触而产生的。衬底有利地是绝缘体上硅类型的。将第一端子耦合到主晶体管的漏极使得可以实现集成电路的足够的反应性，以获得混沌振荡。此外，以与主晶体管的电极半导体区域并列的方式来产生每个晶体管的电极使得可以产生没有金属轨道的电连接，从而允许电荷载流子的流动，而不需要它们提取硅膜，从而有利地促进这些载流子的流动之间的相互作用。电阻性元件可以具有大于1兆欧(1MΩ)的电阻。第二控制电路可以包括控制电阻器或者控制晶体管，控制晶体管的控制电极被配置为接收控制信号，使得修改控制晶体管的漏极-源极连接的电阻。根据另一方面，所提出的是包括至少一个诸如上述的设备的系统。系统可以是包括多个触发器的随机计数器，多个触发器的时钟输入被耦合到至少一个设备的输出端子。系统可以是包括多个触发器的随机数生成器，每个触发器具有被耦合到分立设备的数据输入。附图说明通过研究实现的完全非限制性模式的详细描述以及本专利技术和附图的实施例，本专利技术的其它优点和特征将变得显而易见。图1到图6图示了本专利技术的实施例。具体实施方式图1示意性地图示了用于生成随机信号Sa的集成设备DIS，集成设备DIS是在绝缘体上硅(SOI)类型的半导体衬底上和其中产生的。设备DIS包括第一端子B1，第一端子B1旨在接收第一信号Se(在该情况中为电流脉冲串)以及发射随机信号Sa。设备DIS还包括电源端子BV和参考端子BR，电源端子BV旨在接收电源电压Vdd(在该情况中具有1伏特的值)，参考端子BR旨在接收参考电压(例如在该情况中为接地)。设备DIS包括电流源SC和第一控制电路CTRL，电流源SC被配置为生成第一信号Se，第一控制电路CTRL被配置为将电流脉冲转换成电压信号，电压信号随机地具有大于阈值的脉冲。在该情况中，第一控制电路CTRL包括第一电容器C1，第一电容器C1被耦合在第一端子B1和电源端子BV之间，并且被配置为接收和积分输入信号Se。第一电容器C1是MOS电容器，并且因此不呈现线性行为。然而，如图2中所图示，第一电容器C1可以被耦合在第一端子B1和第一辅助端子Bx1之间，第一辅助端子Bx1递送不同于电源电压Vdd的第一辅助电压Vx1。在该情况中，第二电容器C1被耦合在第一控制电路CTRL的共同节点NC和电源端子BV之间。第二电容器C2是MOS电容器，并且因此不呈现线性行为。然而，如图2中所图示，第二电容器C2可以被耦合在共同节点NC和第二辅助端子Bx2之间，第二辅助端子Bx2递送不同于电源电压Vdd的第二辅助电压Vx2。第一次晶体管Ts1被耦合在第一端子B1和参考端子BR之间，并且在导通态中被配置为禁用第一MOS电容器C1，第一次晶体管Ts1的栅极Gs1被耦合到共同节点NC。第二次晶体管Ts2在导通态中被配置为使第二电容器C2短路，第二次晶体管Ts2被耦合在电源端子BV和共同节点之间。此外，设备DIS包括主MOS晶体管T1，主MOS晶体管T1的第一电极半导体区域(在该情况中为其漏极D1)被耦合到第一端子B1，第二电极半导体区域(在该情况中为其源极S1)被耦合到共同节点NC，并且主MOS晶体管T1的栅极G1被耦合到第二辅助晶体管Ts2的栅极Gs2。主晶体管T1的衬底sb1被电耦合到栅极G1。主MOS晶体管T1包括寄生双极晶体管，寄生双极晶体管的基极是MOS晶体管的衬底sb1，寄生双极晶体管的集电极是漏极D1，并且寄生双极晶体管的发射极是源极S1。在该情况中，主MOS晶体管具有大约300纳米的栅极宽度和大约28纳米的栅极长度(漏极-源极距离)。此外，第一控制电路CTRL包括电阻性元件(在该情况中为电阻器R)，电阻性元件被耦合在共同节点NC和参考端子BR之间，具有例如1千兆欧姆(1GΩ)的值。然而，电阻性元件可以是其栅极被偏置的NMOS晶体管，以使获得NMOS晶体管的漏极-源极连接的电阻，例如等于1千兆欧姆(1GΩ)。第二控制电路CC被耦合在衬底sb1和参考端子BR之间，并且被配置为调整主晶体管T1的触发阈值的值。在该情况中，第二控制电路CC包括具有例如1千兆欧姆(1GΩ)的值的控制电阻器Rc。然而，如图2中所图示，第二控制电路CC可以包括控本文档来自技高网...

【技术保护点】
1.一种用于生成随机信号的集成设备，所述集成设备包括：第一端子；脉冲信号生成器，被配置为在所述第一端子上生成电流脉冲串；以及第一控制电路，被耦合到所述第一端子，并且被配置为将所述电流脉冲串转换成电压信号，所述电压信号随机地包括大于阈值的电压脉冲，所述随机信号包含大于所述阈值的所述电压脉冲。

【技术特征摘要】
2017.10.12 FR 17595471.一种用于生成随机信号的集成设备，所述集成设备包括：第一端子；脉冲信号生成器，被配置为在所述第一端子上生成电流脉冲串；以及第一控制电路，被耦合到所述第一端子，并且被配置为将所述电流脉冲串转换成电压信号，所述电压信号随机地包括大于阈值的电压脉冲，所述随机信号包含大于所述阈值的所述电压脉冲。2.根据权利要求1所述的集成设备，进一步包括电源端子，所述电源端子被配置为接收电源电压，其中所述第一控制电路包括耦合在第一辅助电源端子和所述第一端子之间的第一MOS电容器，所述第一辅助电源端子被配置为递送第一辅助电压，并且其中所述第一MOS电容器被配置为响应于所述第一MOS电容器达到耗尽状态而在电流脉冲存在的情况下生成大于所述阈值的电压脉冲，所述第一控制电路被配置为对所述第一MOS电容器随机地进行充电和放电。3.根据权利要求2所述的集成设备，其中所述第一辅助电压端子是所述电源端子，并且其中所述第一辅助电压是所述电源电压。4.根据权利要求2所述的集成设备，进一步包括参考端子，所述参考端子被配置为接收参考电压。5.根据权利要求4所述的集成设备，其中所述第一控制电路进一步包括：主晶体管，被耦合在所述第一端子和共同节点之间，其中所述主晶体管的衬底通过第二控制电路被耦合到所述参考端子，并且其中所述主晶体管的所述衬底被直接耦合到所述主晶体管的栅极；第二MOS电容器，被耦合在所述共同节点和第二辅助电源端子之间，所述第二辅助电源端子被配置为递送第二辅助电压；第一次晶体管，被耦合在所述第一端子和所述参考端子之间，其中所述第一次晶体管的栅极被耦合到所述共同节点；第二次晶体管，被耦合在所述电源端子和所述共同节点之间，其中所述第二次晶体管的栅极被耦合到所述主晶体管的所述栅极；以及电阻性元件，被耦合在所述共同节点和所述参考端子之间。6.根据权利要求5所述的集成设备，其中所述第二辅助电源端子是所述电源端子，并且其中所述第二辅助电压是所述参考电压。7.根据权利要求5所述的集成设备，其中所述集成设备被设置在半导体衬底中，并且其中所述第一MOS电容器的电极和所述第二MOS电容器的电极被产生在所述半导体衬底的同一有源区中。8.根据权利要求7所述的集成设备，其中所述第一MOS电容器的所述电极和所述第二电容器的所述电极与所述主晶体管的相应的电极半导体区域在空间上并列，所述相应的电极半导体区域包括漏极半导体区域和源极半导体区域，并且其中所述第一端子与所述主晶体管的所述漏极半导体区域相接触。9.根据权利要求7所述的集成设备，其中所述半导体衬底是绝缘体上硅类型。10.根据权利要求5所述的集成设备，其中所述电阻性元件具有大于1兆欧的电阻。11.根据权利要求5所述的集成设备，其中所述第二控制电路包括控制电阻器。12.根据权利要求5所述的集成设备，其中所述第二控制电路包括控制晶体管，所述控制晶体管包括控制电极，所述控制电极被配置为接收控制信...

【专利技术属性】
技术研发人员：P·加利，T·贝德卡尔拉茨，
申请(专利权)人：意法半导体有限公司，
类型：发明
国别省市：法国,FR