放大器输出信号钳位电压控制电路制造技术

本发明专利技术涉及半导体领域中的电压钳位技术，其公开了一种放大器输出信号钳位电压控制电路，解决传统技术中存在的会对信号低于基准电压的部分造成噪声干扰，影响信号完整性和稳定性的问题。该电路包括：钳位激励产生模块和输出信号短路模块；所述钳位激励产生模块用于根据放大器的输出信号与设置的钳位基准电压范围进行比较，当放大器的输出信号超过钳位基准电压范围时，产生钳位控制信号；所述输出信号短路模块用于在收到钳位控制信号时通过控制减小放大器的负载来对放大器的输出信号进行钳位，保证放大器的输出信号控制在需要的范围内。

Clamp voltage control circuit for amplifier output signal

The present invention relates to voltage clamping technology in semiconductor field. It discloses a clamping voltage control circuit for amplifier output signal, which solves the problem of noise interference to the part of signal lower than the reference voltage in traditional technology and affects signal integrity and stability. The circuit includes: clamp excitation generation module and output signal short circuit module; the clamp excitation generation module is used to compare the output signal of the amplifier with the set clamp reference voltage range, and generate clamp control signal when the output signal of the amplifier exceeds the clamp reference voltage range; the output signal short circuit module is used to pass the clamp control signal when it receives the clamp control signal. Overcontrol reduces the load of the amplifier to clamp the output signal of the amplifier to ensure that the output signal of the amplifier is controlled within the required range.

【技术实现步骤摘要】
放大器输出信号钳位电压控制电路
本专利技术涉及半导体领域中的电压钳位技术，具体涉及一种放大器输出信号钳位电压控制电路。
技术介绍
由于芯片是工作在整体的PCB系统上的，由于现在很多芯片都使用低电压输入，有可能前级芯片的输出电压范围超过了后级芯片能够接受的输入电压范围，造成后级芯片过压，影响系统安全性。因此，对于由高电压工艺制作的芯片，就需要考虑输出的电压范围。而采用电压钳位控制是限制输出的电压范围的有效手段。在模拟半导体集成电路设计中，放大器是一个基本器件，通常采用国产成熟的CMOS工艺来进行设计。其采用钳位控制电路控制放大器本身的内部功能来限制放大器的输出电压范围，如此，会给放大器正常没有高于基准电压范围的信号造成严重的噪声干扰，影响信号的完整性和稳定性。
技术实现思路
本专利技术所要解决的技术问题是：提出一种放大器输出信号钳位电压控制电路，解决传统技术中存在的会对信号低于基准电压的部分造成噪声干扰，影响信号完整性和稳定性的问题。本专利技术解决上述技术问题所采用的技术方案是：放大器输出信号钳位电压控制电路，包括：钳位激励产生模块和输出信号短路模块；所述钳位激励产生模块用于根据放大器的输出信号与设置的钳位基准电压范围进行比较，当放大器的输出信号超过钳位基准电压范围时，产生钳位控制信号；所述输出信号短路模块用于在收到钳位控制信号时通过控制减小放大器的负载来对放大器的输出信号进行钳位，保证放大器的输出信号控制在需要的范围内。作为进一步优化，所述放大器为全差分放大器，具有两个输入端和两个输出端。作为进一步优化，所述钳位激励产生模块包括：第一比较器、第二比较器以及或门；所述第一比较器的一个输入端和第二比较器的一个输入端相连，并连接放大器的输出信号；所述第一比较器的另一个输入端和第二比较器的另一个输入端分别连接一个较高基准电压和一个较低基准电压；所述第一比较器和第二比较器的输出端连接或门的输入端；所述输出信号短路模块包括：晶体管和电阻；所述晶体管和电阻并联在放大器的两个输出端之间，晶体管的栅极连接或门的输出信号。作为进一步优化，所述晶体管为NMOS晶体管。作为进一步优化，所述较高基准电压为一个高于1/2电源的电压信号，较低基准电压为一个低于1/2电源的电压信号，且二者基于1/2电源的电压中心对称。作为进一步优化，所述较高基准电压和较低基准电压可根据后级电路或芯片的电压需求来配置。作为进一步优化，所述第一比较器采用NMOS作为输入差分晶体管，所述第二比较器采用PMOS作为输入差分晶体管。本专利技术的有益效果是：本专利技术设计的控制电路可以利用其它电路产生的两个基准电压来对放大器输出电压的幅值进行辨别，从而确定是否需要对输出信号进行钳位，来保证后级芯片的输入电压不会高于设置的极限电压，从而可以保证系统的安全性；由于采用在放大器的输出端减小放大器的负载来进行钳位控制的方式，并没有直接控制放大器的内部运行方式，从而不会破坏在钳位前的信号，从而避免影响信号的完整性和稳定性。附图说明图1为钳位激励产生模块的结构示意图；图2为输出信号短路模块的结构示意图；图3为钳位信号削波示意波形图。具体实施方式本专利技术旨在提出一种放大器输出信号钳位电压控制电路，解决传统技术中存在的会对信号低于基准电压的部分造成噪声干扰，影响信号完整性和稳定性的问题。本专利技术中的放大器输出信号钳位电压控制电路，包括：钳位激励产生模块和输出信号短路模块；所述钳位激励产生模块用于根据放大器的输出信号与设置的钳位基准电压范围进行比较，当放大器的输出信号超过钳位基准电压范围时，产生钳位控制信号；所述输出信号短路模块用于在收到钳位控制信号时通过控制减小放大器的负载来对放大器的输出信号进行钳位，保证放大器的输出信号控制在需要的范围内。下面结合附图及实施例对本专利技术的方案作进一步的描述：在本实施例中，所述钳位激励产生模块的结构如图1所示，其包括：第一比较器COMPN、第二比较器COMPP以及或门OR；所述第一比较器COMPN的一个输入端和第二比较器COMPP的一个输入端相连，并连接放大器的输出信号AMP_OUT；所述第一比较器COMPN的另一个输入端和第二比较器COMPP的另一个输入端分别连接一个较高基准电压VH和一个较低基准电压VL；所述第一比较器COMPN和第二比较器COMPP的输出端连接或门OR的输入端；所示输出信号短路模块的结构如图2所示，其包括：晶体管M1和电阻RL；所述晶体管M1和电阻RL并联在放大器OP的两个输出端之间，所述放大器为全差分放大器，具有两个输入端INN和INP,具有两个输出端OUTP和PUTN；晶体管M1的栅极连接或门OR的输出信号PD。在实际的应用中，本实施例中采用了第一比较器COMPN和第二比较器COMPP这两个不同类型的比较器，来比较较高的电压信号和较低的电压信号，第一比较器COMPN使用NMOS作为差分输入晶体管，因为NMOS传输高电压信号没有信号损失；第二比较器COMPP使用PMOS作为差分输入晶体管，因为PMOS传输低电压信号没有信号损失。第一比较器COMPN和第二比较器COMPP接收来自前面芯片电路产生的基准电压VH和VL，其中VH是一个高于1/2电源的电压信号，VL是一个低于1/2电源的电压信号。VH和VL信号基于1/2电源的电压中心对称，这样可以保证放大器输出信号不会产生偏移。并且，VH和VL电压可以配置成一种可调整电压差大小的状态，这样可以满足后级芯片的实际需求。在第一比较器COMPN和第二比较器COMPP的另外一个输入端口接收受控放大器OP的输出电压，这样就可以通过比较器和基准电压VH和VL来检查放大器OP的输出电压是否大于VH和VL的电压差范围。如果放大器OP的输出电压超过了VH和VL的电压差范围，那么比较器的输出就会拉高，输出P1和P2这两个个激励信号。这里为了保证在信号单边超过VH和VL的电压差范围时比较器也能正确输出激励信号，使用上下两个比较器，也就是P1和P2数字信号会在或门OR的合成下最后产生后级电路所需要的PD信号。PD信号是P1和P2在逻辑或下的合成信号，即只要P1和P2任何一个信号变高的时候PD信号也会变高。这样就保证了输出信号有较大位移时也会正确的产生钳位信号，来保证输出的电压信号在需要的范围内。当钳位激励产生模块产生正确的PD信号后，输出信号短路模块就会接收PD信号对放大器的输出电压进行控制，PD信号连接在NMOS晶体管M1栅极G上，这里的放大器是一个全差分放大器，它有输入信号INN和INP、输出信号OUTN和OUTP，NMOS晶体管M1的源级S和漏级D分别连接在放大器的输出端口OUTN和OUTP上。在本专利技术的芯片应用中，放大器的输出端口会外接一个大约500欧姆到1000欧姆的负载电阻RL。因为负载电阻RL比较大，所以放大器不需要特别大的驱动能力就可以保证信号在电源范围内的信号完整性。在钳位的过程中，PD信号会让NMOS晶体管M1打开，这样就直接改变了放大器OP的负载大小，因为短路放大器负载就变成了NMOS的内阻和RL电阻的并联电阻大小。在专利技术中NMOS的晶体管大小被设计成比较大的一个值，这样NMOS晶体管的内阻就非常小，放大器的最终负载显著的减小。这样放大器的驱动能力被设定在一个比较低的水平上，所以明显的减小了输本文档来自技高网...

【技术保护点】
1.放大器输出信号钳位电压控制电路，其特征在于，包括：钳位激励产生模块和输出信号短路模块；所述钳位激励产生模块用于根据放大器的输出信号与设置的钳位基准电压范围进行比较，当放大器的输出信号超过钳位基准电压范围时，产生钳位控制信号；所述输出信号短路模块用于在收到钳位控制信号时通过控制减小放大器的负载来对放大器的输出信号进行钳位，保证放大器的输出信号控制在需要的范围内。

【技术特征摘要】
1.放大器输出信号钳位电压控制电路，其特征在于，包括：钳位激励产生模块和输出信号短路模块；所述钳位激励产生模块用于根据放大器的输出信号与设置的钳位基准电压范围进行比较，当放大器的输出信号超过钳位基准电压范围时，产生钳位控制信号；所述输出信号短路模块用于在收到钳位控制信号时通过控制减小放大器的负载来对放大器的输出信号进行钳位，保证放大器的输出信号控制在需要的范围内。2.如权利要求1所述的放大器输出信号钳位电压控制电路，其特征在于，所述放大器为全差分放大器，具有两个输入端和两个输出端。3.如权利要求2所述的放大器输出信号钳位电压控制电路，其特征在于，所述钳位激励产生模块包括：第一比较器、第二比较器以及或门；所述第一比较器的一个输入端和第二比较器的一个输入端相连，并连接放大器的输出信号；所述第一比较器的另一个输入端和第二比较器的另一个输入端分别连接一个较高基准电压...

【专利技术属性】
技术研发人员：何弢，
申请(专利权)人：四川长虹电器股份有限公司，
类型：发明
国别省市：四川,51