一种阵列基板及微全分析装置制造方法及图纸

本发明专利技术公开了一种阵列基板及微全分析装置，该阵列基板包括：基板，位于基板上由数据线和栅线交叉限定的多个像素区域，以及位于像素区域内的驱动晶体管；驱动晶体管包括有源层图形，有源层图形的延伸方向与栅线呈第一预设角度，且在第一预设角度方向上有源层图形斜跨像素区域；驱动晶体管的源漏电极在第一预设角度方向上与有源层图形连接。通过将有源层图形的延伸方向与栅线呈第一预设角度进行设置，相比于将有源层的延伸方向与栅线平行设置可以增加有源层图形在延伸方向的长度，即增加了有源层图形的长宽比，并且占用像素区域的面积并未增大，从而实现在增加驱动晶体管的导通特性的同时有利于实现高像素设计。

An Array Substrate and Micro-total Analysis Device

The invention discloses an array substrate and a micro-total analysis device. The array substrate includes: a substrate, a plurality of pixel areas defined by the intersection of data lines and gate lines on the substrate, and a driving transistor located in the pixel area; the driving transistor includes an active layer pattern, whose extension direction is at the first preset angle with the gate line, and in the first preset angle direction. The active layer pattern obliquely spans the pixel region; the source and drain electrodes of the driving transistor are connected to the active layer pattern in the first preset angle direction. By setting the extension direction of the active layer graphics at the first preset angle with the gate line, the length of the active layer graphics in the extension direction can be increased by parallel setting of the extension direction of the active layer graphics with the gate line, that is, the aspect ratio of the active layer graphics is increased, and the area occupied by the pixel area is not increased, so that the conductivity of the driving transistor can be increased while the conductivity of the driving transistor can be increased. It is helpful to realize high-pixel design.

【技术实现步骤摘要】
一种阵列基板及微全分析装置
本专利技术涉及检测
，尤其涉及一种阵列基板及微全分析装置。
技术介绍
阵列基板上的晶体管的导通能力直接影响着数据传输的准确性。尤其是随着驱动电压的升高，晶体管的稳定性会受到很大的影响。即随着电压的升高，晶体管的阈值电压以及特性会变得很差，从而影响晶体管的导通特性。在相关技术中，通过增加晶体管的有源层图形的长宽比，可以提高晶体管的稳定性，在驱动电压增大时也可保证晶体管的导通特性不受影响，但是增加晶体管的有源层图形的长宽比就会占用像素区域更大的面积，导致像素的个数减少，不利于高像素的设计。因此，如何在不改变像素区域面积的同时增加晶体管的有源层图形的长宽比是本领域技术人员亟待解决的技术问题。
技术实现思路
本专利技术提供一种阵列基板及微全分析装置，用以解决相关技术中增加晶体管的沟道长宽比导致无法实现高像素设计的问题。本专利技术实施例提供了一种阵列基板，包括：基板，位于所述基板上由数据线和栅线交叉限定的多个像素区域，以及位于所述像素区域内的驱动晶体管；所述驱动晶体管包括有源层图形，所述有源层图形的延伸方向与所述栅线呈第一预设角度，且在所述第一预设角度方向上所述有源层图形斜跨所述像素区域；所述驱动晶体管的源漏电极在所述第一预设角度方向上与所述有源层图形连接。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述像素区域为四边形，所述有源层图形的延伸方向与所述像素区域的对角线方向相同；且所述有源层图形与所述对角线之间的距离满足预设阈值。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述有源层图形沿所述像素区域的对角线方向延伸。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述像素区域为矩形。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述像素区域为平行四边形，所述有源层图形沿所述平行四边形的长对角线方向延伸。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述像素区域还包括：感应晶体管；所述感应晶体管的有源层图形的延伸方向与所述栅线呈第二预设角度，且在所述第二预设角度方向上所述感应晶体管的有源层图形斜跨所述像素区域；所述感应晶体管的源漏电极在所述第二预设角度方向上与所述有源层图形连接。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述感应晶体管的有源层图形的延伸方向与所述驱动晶体管的有源层图形的延伸方向平行。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述感应晶体管的有源层图形的长度小于所述驱动晶体管的有源层的长度。相应地，本专利技术实施例还提供了一种微全分析装置，包括上述任一实施例所述的阵列基板。在一种可能的实现方式中，在本专利技术实施例提供的上述微全分析装置中，还包括：与所述阵列基板相对设置的光波导，在所述阵列基板与所述光波导之间设置有容纳待分析物的空间。本专利技术有益效果如下：本专利技术实施例提供了一种阵列基板及微全分析装置，该阵列基板包括：基板，位于所述基板上由数据线和栅线交叉限定的多个像素区域，以及位于所述像素区域内的驱动晶体管；所述驱动晶体管包括有源层图形，所述有源层图形的延伸方向与所述栅线呈第一预设角度，且在所述第一预设角度方向上所述有源层图形斜跨所述像素区域；所述驱动晶体管的源漏电极在所述第一预设角度方向上与所述有源层图形连接。通过将有源层图形的延伸方向与栅线呈第一预设角度进行设置，相比于将有源层的延伸方向与栅线平行设置可以增加有源层图形在延伸方向的长度，即增加了有源层图形的长宽比，并且占用像素区域的面积并未增大，从而实现在增加驱动晶体管的导通特性的同时有利于实现高像素设计。附图说明图1相关技术中像素区域内驱动晶体管相对位置的结构示意图；图2为本专利技术实施例提供的像素区域内驱动晶体管相对位置的结构示意图之一；图3为本专利技术实施例提供的像素区域内驱动晶体管相对位置的结构示意图之二；图4为本专利技术实施例提供的像素区域内驱动晶体管相对位置的结构示意图之三；图5为本专利技术实施例提供的像素区域内驱动晶体管相对位置的结构示意图之四；图6为本专利技术实施例提供的微全分析装置的结构示意图。具体实施方式相关技术中的阵列基板如图1所示，包括位于像素区域的晶体管，该晶体管的栅极与对应的栅线Gate相连，第一电极与对应数据线Source相连，第二电极与驱动电极01相连，有源层图形02的延伸方向与栅线Gate平行设置，为了提高晶体管在高电压驱动下的稳定性，需要增加有源层图形02在延伸方向上的长度，若有源层图形02在延伸方向上的长度增加则会导致像素区域所占的面积也会增加，减少了阵列基板上设置像素的个数，不利于高像素设计。针对相关技术中增加晶体管的沟道长宽比，会导致无法实现高像素设计的问题，本专利技术实施例提供了一种阵列基板及微全分析装置。为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作进一步地详细描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。附图中各部件的形状和大小不反应真实比例，目的只是示意说明本
技术实现思路
。具体地，本专利技术提供一种阵列基板，如图2所示，包括：基板，位于基板上由数据线Source和栅线Gate交叉限定的多个像素区域，以及位于像素区域内的驱动晶体管；驱动晶体管包括有源层图形2，有源层图形2的延伸方向与栅线Gate呈第一预设角度，且在第一预设角度方向上有源层图形2斜跨像素区域；驱动晶体管的源漏电极在第一预设角度方向上与有源层图形2连接。其中，该驱动晶体管的栅极与对应栅线相连，该驱动晶体管的第一极与对应数据线相连，该晶体管的第二极与对应的驱动电极相连，该驱动电极位于驱动晶体管背离基板一侧，该驱动电极可以根据应用场景的不同选择是金属电极或透明电极，在此不作具体限定。需要说明的是，在本专利技术实施例提供的阵列基板中，该第一预设角度是指在像素区域的面积固定的情况下，有源层的图形在该第一预设角度的延伸方向上的长度要大于该有源层图形的延伸方向与栅线平行时的长度，其中根据像素区域的形状的不同，该第一预设角度的范围会有所不同，在此不作具体限定。本专利技术实施例提供了一种阵列基板，包括：基板，位于基板上由数据线和栅线交叉限定的多个像素区域，以及位于像素区域内的驱动晶体管；驱动晶体管包括有源层图形，有源层图形的延伸方向与栅线呈第一预设角度，且在第一预设角度方向上有源层图形斜跨像素区域；驱动晶体管的源漏电极在第一预设角度方向上与有源层图形连接。通过将有源层图形的延伸方向与栅线呈第一预设角度进行设置，相比于将有源层的延伸方向与栅线平行设置可以增加有源层图形在延伸方向的长度，即增加了有源层图形的长宽比，并且占用像素区域的面积并未增大，从而实现在增加驱动晶体管的导通特性的同时有利于实现高像素设计。可选地，在本专利技术实施例提供的阵列基板中，如图3所示，像素区域为四边形，有源层图形2的延伸方向与像素区域的对角线A方向相同；且有源层的图形2与对角线A之间的距离满足预设阈值。具体地，在本专利技术实施例提供的阵列基板中，该有源层图形的延伸方向可以与像素区域的对角线的延伸方向平行，除此之外该有源层的图形与该像素区域的本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括：基板，位于所述基板上由数据线和栅线交叉限定的多个像素区域，以及位于所述像素区域内的驱动晶体管；所述驱动晶体管包括有源层图形，所述有源层图形的延伸方向与所述栅线呈第一预设角度，且在所述第一预设角度方向上所述有源层图形斜跨所述像素区域；所述驱动晶体管的源漏电极在所述第一预设角度方向上与所述有源层图形连接。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：基板，位于所述基板上由数据线和栅线交叉限定的多个像素区域，以及位于所述像素区域内的驱动晶体管；所述驱动晶体管包括有源层图形，所述有源层图形的延伸方向与所述栅线呈第一预设角度，且在所述第一预设角度方向上所述有源层图形斜跨所述像素区域；所述驱动晶体管的源漏电极在所述第一预设角度方向上与所述有源层图形连接。2.如权利要求1所述的阵列基板，其特征在于，所述像素区域为四边形，所述有源层图形的延伸方向与所述像素区域的对角线方向相同；且所述有源层图形与所述对角线之间的距离满足预设阈值。3.如权利要求2所述的阵列基板，其特征在于，所述有源层图形沿所述像素区域的对角线方向延伸。4.如权利要求3所述的阵列基板，其特征在于，所述像素区域为矩形。5.如权利要求3所述的阵列基板，其特征在于，所述像素区域为平行四边形，所述有源层图形沿所述平行四边...

【专利技术属性】
技术研发人员：刘英明，董学，王海生，陈小川，丁小梁，王雷，李昌峰，顾品超，张平，曹学友，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11