顶栅型薄膜晶体管基板及其制作方法技术

技术编号:20922961 阅读:23 留言:0更新日期:2019-04-20 11:04
一种顶栅型薄膜晶体管基板,包含基板、遮光层、设于所述遮光层上的金属氧化物层、缓冲层、设于所述缓冲层上的半导体膜层及设于所述缓冲层上的介电层。介电层通过图案化设有连通于半导体膜层的二过孔。接触孔设于金属氧化物层上,并穿透介电层及缓冲层。接触孔的底部接近金属氧化物层处,经由导体化工艺而形成一金属接触块。源极及漏极分别设于二过孔,其中源极延伸至接触孔中并和金属接触块连接。

Top Gate Thin Film Transistor Substrate and Its Fabrication Method

A top gate thin film transistor substrate comprises a substrate, a light shielding layer, a metal oxide layer arranged on the light shielding layer, a buffer layer, a semiconductor film layer arranged on the buffer layer and a dielectric layer arranged on the buffer layer. The dielectric layer is patterned with two through holes connected to the semiconductor film. The contact hole is arranged on the metal oxide layer and penetrates the dielectric layer and the buffer layer. The bottom of the contact hole is close to the metal oxide layer, and a metal contact block is formed by conducting process. The source pole and drain pole are respectively arranged in two through holes, in which the source pole extends to the contact hole and is connected with the metal contact block.

【技术实现步骤摘要】
顶栅型薄膜晶体管基板及其制作方法
本专利技术涉及显示
,特别是涉及一种顶栅型薄膜晶体管基板及其制作方法。
技术介绍
薄膜晶体管(ThinFilmTransistor,TFT)阵列(Array)基板是目前LCD装置和AM0LED装置中的主要组成部件,直接关系到高性能平板显示装置的发展方向,用于向显示器提供驱动电路,通常设置有数条栅极扫描线和数条数据线,该数条栅极扫描线和数条数据线限定出多个像素单元,每个像素单元内设置有薄膜晶体管和像素电极,薄膜晶体管的栅极与相应的栅极扫描线相连,当栅极扫描线上的电压达到开启电压时,薄膜晶体管的源极和漏极导通,从而将数据线上的数据电压输入至像素电极,进而控制相应像素区域的显示。传统底栅(BottomGate)结构的薄膜晶体管,由于栅极与源漏电极之间重叠面积较大,产生了较大的寄生电容,会导致信号的延迟,且制作出来的薄膜晶体管尺寸较大,因而限制了其应用。而顶栅(Topgate)型薄膜晶体管,由于源漏电极与栅极之间没有重叠,因此具有更低的寄生电容和更好的延展性,能够降低信号传输过程中的延迟,同时采用自对准的制备方法,有利于制备短沟道器件,提高器件特性,顶栅型薄膜晶体管结构就成为目前主要的发展方向。目前顶栅型薄膜晶体管基板的结构设计中,遮光层一般为金属材料所制,其通过接触孔与金属电极接触进行信号传递。然而,在缓冲层使用干刻开孔时,因过刻导致下层遮光层部分区域被刻蚀,甚至刻穿,一方面除了影响遮光效果,另一方面更会影响金属线接触。
技术实现思路
本专利技术的目的在于提供一种顶栅型薄膜晶体管基板及其制作方法,用以防止开孔作业刻蚀到下方的遮光层,避免影响遮光效果及金属线接触。为实现上述目的,本专利技术提供一种顶栅型薄膜晶体管基板,包括基板;遮光层,设于所述基板上;金属氧化物层,设于所述遮光层上;缓冲层,设于所述金属氧化物层上,并覆盖所述金属氧化物层及所述遮光层;半导体膜层,设于所述缓冲层上,且所述半导体膜层上依序设有栅极绝缘层及栅极;介电层,设于所述缓冲层上,并覆盖所述半导体膜层、栅极绝缘层及栅极,其中所述介电层通过图案化设有连通于所述半导体膜层的二过孔;接触孔,设于所述金属氧化物层上,并穿透所述介电层及所述缓冲层,其中所述接触孔的底部接近所述金属氧化物层处,经由导体化工艺而形成一金属接触块;及源极及漏极,分别设于所述二过孔,其中所述源极延伸至所述接触孔中并和所述金属接触块及所述金属氧化物层接触。根据本专利技术的一优选实施例,所述金属氧化物层由氧化銦鎵鋅所制,且所述金属氧化物层沿所述遮光层设置。根据本专利技术的另一优选实施例,所述半导体膜层由氧化銦鎵鋅所制。根据本专利技术的另一优选实施例,所述介电层上设有钝化层,其覆盖所述介电层、源极及漏极,并于所述漏极上设有另一过孔,用以连接一像素电极层。本专利技术另外提供一种制作顶栅型薄膜晶体管基板的方法,包含:在基板上沉积遮光层及形成于所述遮光层上的金属氧化物层,并经由光刻工艺图案化所述遮光层及所述金属氧化物层;在所述基板上沉积缓冲层,其覆盖所述遮光层及所述金属氧化物层;在所述缓冲层上沉积半导体膜层,并于所述半导体膜层上依序形成栅极绝缘层及栅极;沉积介电层,所述介电层覆盖所述半导体膜层、所述栅极绝缘层及所述栅极,且所述介电层通过光刻工艺而形成有连通于所述半导体膜层的二过孔;在所述介电层上涂布光刻胶,并经由光刻工艺刻蚀所述介电层及所述缓冲层而形成接触孔;通过导体化工艺在所述接触孔的底部,对应接近所述金属氧化物层处形成一金属接触块,之后剥离所述光刻胶;在所述二过孔分别形成源极及漏极,且所述源极延伸至所述接触孔中并和所述金属接触块接触;及在所述介电层上沉积钝化层,其覆盖所述介电层、所述源极及所述漏极,并于所述漏极上设有另一过孔。根据本专利技术的一优选实施例,所述金属氧化物层及所述半导体膜层由氧化銦鎵鋅所制。根据本专利技术的另一优选实施例,所述接触孔是先通过增强电容耦合等离子体工艺干刻对所述介电层进行开孔,之后再对所述缓冲层刻蚀开孔。根据本专利技术的另一优选实施例,所述增强电容耦合等离子体工艺,采用三氟化氮和氧气以一预定刻蚀气体比例对所述介电层干刻开孔,而对所述缓冲层采用三氟化氮和氧气,以不同于所述预定刻蚀气体比例的刻蚀气体比例干刻开孔。根据本专利技术的另一优选实施例,所述金属氧化物层是经由草酸刻蚀形成图案化,而所述遮光层是经由电感耦合等离体子体干刻刻蚀形成图案化。根据本专利技术的另一优选实施例,所述导体化通过增强电容耦合等离子体工艺,并采用稀有气体氩进行。本發明利用设置在所述遮光层上的金属氧化物层及接触孔,在所述遮光层与所述缓冲层的接触孔区域导体化所述金属氧化物层而形成金属接触块,用以防止所述缓冲层开孔时对所述遮光层过度刻蚀,且导体化的金属接触块便于和所述遮光层和所述源漏金属电极的接触。此外,导体化的金属氧化物膜层与金属线接触不影响电阻等电学特性,同时可加大金属线的粘附能力,提高接触孔侧面接触能力。本专利技术的顶栅型薄膜晶体管基板有效解决传统遮光层部分区域被刻蚀,甚至刻穿,而影响遮光效果,且会影响金属线接触的问题。【附图说明】图1为根据本专利技术的一较佳实施例的顶栅型薄膜晶体管基板的部分剖面示意图;图2为图1的顶栅型薄膜晶体管基板进一步的部分剖面示意图。图3为图2的顶栅型薄膜晶体管基板进一步的部分剖面示意图。图4为图3的顶栅型薄膜晶体管基板进一步的部分剖面示意图。图5为根据本专利技术的一较佳实施例的顶栅型薄膜晶体管基板的剖面示意图。图6为本专利技术制作顶栅型薄膜晶体管基板的方法流程图。【具体实施方式】以下各实施例的说明是参考附加的图式,用以例示本专利技术可用以实施的特定实施例。本专利技术所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本专利技术,而非用以限制本专利技术。本专利技术为一种顶栅型薄膜晶体管基板,其可用于液晶显示器或有机发光晶体管显示器。图1至图5分别为根据本专利技术的一较佳实施例的顶栅型薄膜晶体管基板的部分结构的剖面示意图,亦可作为制作流程的说明。图6为本专利技术制作顶栅型薄膜晶体管基板的方法流程图。请参阅图6配合图1至图5观之。本专利技术制作顶栅型薄膜晶体管基板的方法包括图6所示的步骤。步骤S10:在基板11上以物理气象沉积(PVD)分别依序沉积遮光层12及形成于所述遮光层12上的金属氧化物层13,并经由光刻工艺图案化所述遮光层12及所述金属氧化物层13(如图1所示)。于此较佳实施例中,所述遮光层1的材料为钼(Mo),并具有1500埃的厚度。所述金属氧化物层13由氧化銦鎵鋅(indiumgalliumzincoxide,IGZO)所制,且具有1000埃的厚度,并沿所述遮光层1设置,进一步达到保护所述遮光层1的目的。步骤S20:在所述基板11上沉积缓冲层14,其覆盖所述遮光层12及所述金属氧化物层13(如图2所示)。具体而言,在所述遮光层12和所述金属氧化物层13沉积后通过光刻工艺形成图案,再通过草酸刻蚀所述金属氧化物层13,及干刻刻蚀所述遮光层12,其中干刻使用电感耦合等离体子体刻蚀,刻蚀气体采用三氟化氮(NF3)和氧气(O2);然后再通过化学气相沉积(CVD)沉积所述缓冲层14,其为二氧化硅(Si本文档来自技高网...

【技术保护点】
1.一种顶栅型薄膜晶体管基板,其特征在于,包含:基板;遮光层,设于所述基板上;金属氧化物层,设于所述遮光层上;缓冲层,设于所述金属氧化物层上,并覆盖所述金属氧化物层及所述遮光层;半导体膜层,设于所述缓冲层上,且所述半导体膜层上依序设有栅极绝缘层及栅极;介电层,设于所述缓冲层上,并覆盖所述半导体膜层、栅极绝缘层及栅极,其中所述介电层通过图案化设有连通于所述半导体膜层的二过孔;接触孔,设于所述金属氧化物层上,并穿透所述介电层及所述缓冲层,其中所述接触孔的底部接近所述金属氧化物层处,经由导体化工艺而形成一金属接触块金属接触块;及源极及漏极,分别设于所述二过孔,其中所述源极延伸至所述接触孔中并和接触所述金属接触块及所述金属氧化物层。

【技术特征摘要】
1.一种顶栅型薄膜晶体管基板,其特征在于,包含:基板;遮光层,设于所述基板上;金属氧化物层,设于所述遮光层上;缓冲层,设于所述金属氧化物层上,并覆盖所述金属氧化物层及所述遮光层;半导体膜层,设于所述缓冲层上,且所述半导体膜层上依序设有栅极绝缘层及栅极;介电层,设于所述缓冲层上,并覆盖所述半导体膜层、栅极绝缘层及栅极,其中所述介电层通过图案化设有连通于所述半导体膜层的二过孔;接触孔,设于所述金属氧化物层上,并穿透所述介电层及所述缓冲层,其中所述接触孔的底部接近所述金属氧化物层处,经由导体化工艺而形成一金属接触块金属接触块;及源极及漏极,分别设于所述二过孔,其中所述源极延伸至所述接触孔中并和接触所述金属接触块及所述金属氧化物层。2.如权利要求1的顶栅型薄膜晶体管基板,其特征在于,所述金属氧化物层由氧化銦鎵鋅所制,且所述金属氧化物层沿所述遮光层设置。3.如权利要求1的顶栅型薄膜晶体管基板,其特征在于,所述半导体膜层由氧化銦鎵鋅所制。4.如权利要求1的顶栅型薄膜晶体管基板,其特征在于,所述介电层上设有钝化层,其覆盖所述介电层、源极及漏极,并于所述漏极上设有另一过孔,用以连接一像素电极层。5.一种制作顶栅型薄膜晶体管基板的方法,其特征在于,包括:在基板上沉积遮光层及形成于所述遮光层上的金属氧化物层,并经由光刻工艺图案化所述遮光层及所述金属氧化物层;在所述基板上沉积缓冲层,其覆盖所述遮光层及所述金属氧化物层;在所述缓冲层上沉积半导体膜层,并于所述半导体膜层上依序形成栅极绝缘层及栅极;...

【专利技术属性】
技术研发人员:章仟益
申请(专利权)人:深圳市华星光电技术有限公司
类型:发明
国别省市:广东,44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1