阵列基板及其制备方法、显示装置制造方法及图纸

本发明专利技术提供了一种阵列基板及其制备方法、显示装置。所述低温多晶硅包括基层、低温多晶硅层、栅极绝缘层、栅极以及层间介质层。所述低温多晶硅层设于所述基层上方。所述栅极绝缘层覆于所述低温多晶硅层上。所述栅极设于所述栅极绝缘层上。所述层间介质层覆于所述栅极和所述栅极绝缘层上。所述阵列基板制备方法在沉积层间介质层前对低温多晶硅层进行氢化，在氢化后的高温环境中直接沉积层间介质层，省去了现有技术中快速热退火法活化工艺，减少了工业流程，并且节约了能源及成本。所述显示装置采用了本发明专利技术的所述阵列基板，其具有高分辨率、反应速度快、高亮度、高开口率、低耗能等优点。

Array Substrate and Its Preparation Method and Display Device

The invention provides an array substrate, a preparation method and a display device thereof. The cryogenic polysilicon comprises a base layer, a cryogenic polysilicon layer, a gate insulating layer, a gate and an interlayer dielectric layer. The low temperature polycrystalline silicon layer is arranged above the base. The gate insulating layer is coated on the low temperature polycrystalline silicon layer. The gate is arranged on the grid insulating layer. The interlayer dielectric layer is coated on the gate and the gate insulating layer. The array substrate preparation method hydrogenates the low temperature polycrystalline silicon layer before depositing the interlayer dielectric layer, directly deposits the interlayer dielectric layer in the high temperature environment after hydrogenation, eliminates the fast thermal annealing activation process in the prior art, reduces the industrial process, and saves energy and cost. The display device adopts the array substrate of the present invention, which has the advantages of high resolution, fast reaction speed, high brightness, high opening rate and low energy consumption.

【技术实现步骤摘要】
阵列基板及其制备方法、显示装置
本专利技术涉及显示领域，特别是一种阵列基板及其制备方法、显示装置。
技术介绍
薄膜晶体管(ThinFilmTransistor，简称TFT)是目前液晶显示装置(LiquidCrystalDisplay，简称LCD)和有源矩阵驱动式有机电致发光显示装置(ActiveMatrixOrganicLight-EmittingDiode，简称AMOLED)中的重要驱动元件，直接关系平板显示装置的显示性能。薄膜晶体管具有多种结构，制备相应结构的薄膜晶体管的材料也具有多种，低温多晶硅(Lowtemperaturepoly-silicon，简称LTPS)是其中较为优异的一种。低温多晶硅为多晶硅(PolycrystallineSilicon，简称p-Si)的一个分支。低温多晶硅具有高的电子迁移率，可以有效的减小薄膜晶体管的器件的面积，进而提升像素的开口率，增大面板显示亮度的同时可以降低整体的功耗，使得面板的制造成本大幅度降低。对平板显示而言，目前采用低温多晶硅技术的显示装置具有高分辨率、反应速度快、高亮度、高开口率、低耗能等优点，而且低温多晶硅可在低温下制作，并用于制作C-MOS电路，因此其已成为显示领域炙手可热的技术。在现有的阵列基板制备方法椎间盘买个，其层间介质层通常采用氧化硅(SiO)+氮化硅(SiN)的双层结构设计，低温多晶硅在后续制备过程中也会因沉积等步骤而遭到破坏，形成悬空键，因此在阵列基板的制备过程中通常设有一步氢化步骤，在其层间介质层(InterLevelDielectric，简称ILD)沉积完成后，采用快速热退火法(RapidThermalAnnealing,简称RTA)将层间介质层中氮化硅层的Si-H键断键后所形成的氢离子(H+)经过高温扩散，修补进低温多晶硅层中悬空键中。此制备方法需设置一层氮化硅层间介质层来进行氢化修补悬空键，提高了成本，并且制备工艺繁育复杂。
技术实现思路
本专利技术的目的是提供一种阵列基板及其制备方法、显示装置，以解决上述现有技术中阵列基板的制作工业繁复，成本高等问题。为实现上述目的，本专利技术提供一种阵列基板，其包括基层、低温多晶硅层、栅极绝缘层、栅极以及层间介质层。所述低温多晶硅层设于所述基层上方。所述栅极绝缘层覆于所述低温多晶硅层上。所述栅极设于所述栅极绝缘层上。所述层间介质层覆于所述栅极和所述栅极绝缘层上。进一步地，所述低温多晶硅层具有源极区和漏极区。所述阵列基板还包括接触孔以及源极和漏极；所述接触孔，从所述层间介质层贯穿所述栅极绝缘层并延伸至所述低温多晶硅层，其中一所述接触孔对应所述源极区，另一所述接触孔对应所述漏极区；所述源极和所述漏极均设于所述层间介质层上，且所述源极通过一所述接触孔对应连接至所述源极区，所述漏极通过另一所述接触孔对应连接至所述漏极区。进一步地，所述基层包括基板、遮光层、第一缓冲层以及第二缓冲层。所述遮光层设于所述基板上，且所述遮光层对应于所述低温多晶硅层。所述第一缓冲层覆于所述遮光层上。所述第二缓冲层覆于所述第二缓冲层上，所述低温多晶硅层设于所述第二缓冲层上。进一步地，所述层间介质层为单层氧化硅。本专利技术还提供一种阵列基板制备方法，其包括以下步骤：制作基层；形成低温多晶硅层于所述基层上；沉积栅极绝缘层于所述基层上，且所述栅极绝缘层包覆所述低温多晶硅层；形成栅极于所述栅极绝缘层上；氢化低温多晶硅层；形成层间介质层于所述栅极绝缘层上，且所述层间介质层包覆所述栅极。进一步地，在氢化低温多晶硅层步骤中包括：在温度为300℃-500℃的条件下，加入氢等离子体。施加一电场，在所述电场作用下将氢等离子体解离成氢离子以使氢离子补充扩散至低温多晶硅层中。进一步地，所述形成低温多晶硅层步骤中包括：所述低温多晶硅层具有源极区和漏极区，对所述源极区和所述漏极区进行N型重掺杂或P型掺杂。进一步地，所述形成低温多晶硅层于所述基层上之后还包括以下步骤：形成接触孔，所述接触孔从所述层间介质层贯穿所述栅极绝缘层并延伸至所述低温多晶硅层。形成源极和漏极于所述层间介质层上，且所述源极通过一所述接触孔对应连接至所述源极区，所述漏极通过另一所述接触孔对应连接至所述漏极区。进一步地，所述制作基层步骤包括：提供基板。形成遮光层于所述基板上，且所述遮光层对应于所述低温多晶硅层。形成第一缓冲层于所述遮光层上，且覆于所述遮光层上。形成第二缓冲层于所述第一缓冲层上，所述低温多晶硅层设于所述第二缓冲层上。本专利技术还提供一种显示装置，包括上述阵列基板。本专利技术的优点是：本专利技术中的一种阵列基板，采用了单层结构的层间介质层，减少了阵列基板的厚度，简化了制作工艺，并且节省了成本。本专利技术中的一种阵列基板制备方法，在沉积层间介质层前对低温多晶硅层进行氢化，在氢化后的高温环境中直接沉积层间介质层，省去了现有技术中快速热退火法活化工艺，减少了工业流程，并且节约了能源及成本。本专利技术中的一种显示装置，具有高分辨率、反应速度快、高亮度、高开口率、低耗能、低成本等优点。附图说明图1为本专利技术实施例中的阵列基板层状结构示意图；图2为本专利技术实施例中的阵列基板制备流程图；图3为本专利技术实施例中的制备基层步骤的具体制备流程图；图4为本专利技术实施例中的显示装置层状结构示意图。图中部件表示如下：显示装置1000；阵列基板100；彩膜基板200；基层10；基板11；遮光层12；第一缓冲层13；第二缓冲层14；低温多晶硅层20；源极区21；漏极区22；栅极绝缘层30；栅极40；层间介质层50；接触孔60；源极70；漏极80。具体实施方式以下参考说明书附图介绍本专利技术的四个优选专利技术实施例，证明本专利技术可以实施，所述专利技术实施例可以向本领域中的技术人员完整介绍本专利技术，使其
技术实现思路
更加清楚和便于理解。本专利技术可以通过许多不同形式的专利技术实施例来得以体现，本专利技术的保护范围并非仅限于文中提到的专利技术实施例。在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。附图所示的每一部件的尺寸和厚度是任意示出的，本专利技术并没有限定每个组件的尺寸和厚度。为了使图示更清晰，附图中有些地方适当夸大了部件的厚度。此外，以下各专利技术实施例的说明是参考附加的图示，用以例示本专利技术可用以实施的特定专利技术实施例。本专利技术中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本专利技术，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性。当某些部件被描述为“在”另一部件“上”时，所述部件可以直接置于所述另一部件上；也可以存在一中间部件，所述部件置于所述中间部件上，且所述中间部件置于另一部件上。当一个部件被描述为“安装至”或“连接至”另一部件时，二者可以理解为直接“安装”或“连接”，或者一个部件通过一中间部件间接“安装至”、或“连接至”另一个部件。如图1所示，本专利技术实施例中提供一种阵列基板100，其包括基层10、低温多晶硅层20、栅极绝缘层30、栅极40以及层间介质层50。所述基层10包括基本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括：基层；低温多晶硅层，设于所述基层上方；栅极绝缘层，覆于所述低温多晶硅层上；栅极，设于所述栅极绝缘层上；层间介质层，覆于所述栅极和所述栅极绝缘层上。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：基层；低温多晶硅层，设于所述基层上方；栅极绝缘层，覆于所述低温多晶硅层上；栅极，设于所述栅极绝缘层上；层间介质层，覆于所述栅极和所述栅极绝缘层上。2.如权利要求1所述的阵列基板，其特征在于，所述低温多晶硅层具有源极区和漏极区；所述阵列基板还包括：接触孔，从所述层间介质层贯穿所述栅极绝缘层并延伸至所述低温多晶硅层，其中一所述接触孔对应所述源极区，另一所述接触孔对应所述漏极区；以及源极和漏极，均设于所述层间介质层上，且所述源极通过一所述接触孔对应连接至所述源极区，所述漏极通过另一所述接触孔对应连接至所述漏极区。3.如权利要求1所述的阵列基板，其特征在于，所述基层包括：基板；遮光层，设于所述基板上，且所述遮光层对应于所述低温多晶硅层；第一缓冲层，覆于所述遮光层上；第二缓冲层，覆于所述第二缓冲层上，所述低温多晶硅层设于所述第二缓冲层上。4.如权利要求1所述的阵列基板，其特征在于，所述层间介质层为单层氧化硅。5.一种阵列基板制备方法，其特征在于，包括以下步骤：制作基层；形成低温多晶硅层于所述基层上；沉积栅极绝缘层于所述基层上，且所述栅极绝缘层包覆所述低温多晶硅层；形成栅极于所述栅极绝缘层上；氢化低温多晶硅层；形成层间介质层于所述...

【专利技术属性】
技术研发人员：江艺，
申请(专利权)人：武汉华星光电半导体显示技术有限公司，
类型：发明
国别省市：湖北,42