一种阵列基板、阵列基板的制作方法和显示面板技术

本发明专利技术公开了一种阵列基板、阵列基板的制作方法和显示面板。包括薄膜晶体管，所述薄膜晶体管包括衬底、第一金属层、绝缘层、半导体层、阻挡层、第二金属层、第一钝化层和像素电极；第一金属层，形成于所述衬底表面；绝缘层，覆盖在所述第一金属层表面；半导体层，覆盖在所述绝缘层表面；阻挡层，覆盖在所述半导体层和所述绝缘层表面；第二金属层，覆盖在所述阻挡层表面；所述第二金属层包括源极和漏极；第一钝化层覆盖在所述第二金属层表面；像素电极，设于第一钝化层上方；所述阻挡层上对应源极和漏极位置设有连接槽，所述连接槽一端连接源极与半导体层，另一端连接漏极与半导体层。刻蚀区域小，防止做薄绝缘层，引起画面异常。

A Manufacturing Method and Display Panel of Array Substrate and Array Substrate

The invention discloses a manufacturing method of an array substrate and an array substrate and a display panel. The thin film transistor comprises a substrate, a first metal layer, an insulating layer, a semiconductor layer, a barrier layer, a second metal layer, a first passivation layer and a pixel electrode; a first metal layer formed on the surface of the substrate; an insulating layer covering the surface of the first metal layer; a semiconductor layer covering the surface of the insulating layer; and a barrier layer covering the surface of the semi-conducting layer. The body layer and the insulating layer surface; the second metal layer covering the barrier layer surface; the second metal layer comprising the source and drain poles; the first passivation layer covering the second metal layer surface; the pixel electrode is arranged above the first passivation layer; and the corresponding source and drain poles are positioned on the barrier layer with a connecting groove, one end of which connects the source and the semiconductor layer, and the other end of the connecting groove. The end connects the drain pole and the semiconductor layer. The small etching area prevents thin insulating layer from causing abnormal picture.

【技术实现步骤摘要】
一种阵列基板、阵列基板的制作方法和显示面板
本专利技术涉及显示
，尤其涉及一种阵列基板、阵列基板的制作方法和显示面板。
技术介绍
随着现代资讯科技的进步，在这些显示器中，由于液晶显示器(LCD，LiquidCrystalDisplay)及有机电激发光显示器(OELD或称为OLED，OrganicElectro-luminescentDisplay)具有轻薄以及消耗功率低的优点，因此在市场中成为主流商品。范例性技术中刻蚀阻挡层存在两种薄膜晶体管结构，薄膜晶体管制程较为稳定，但薄膜晶体管面积较大，影响开口率；另一种是薄膜晶体管面积小的结构。为了防止氧化铟镓锌背沟道的刻蚀损伤，薄膜晶体管面积虽小，容易出现刻蚀不均匀(蚀刻不干净或者过蚀刻)，过蚀刻容易刻蚀到刻蚀阻挡层下面的绝缘层。
技术实现思路
为实现上述目的，本专利技术提供了一种阵列基板、阵列基板的制作方法和显示面板，来解决薄膜晶体管面积小的结构，来防止过刻蚀导致绝缘层做薄的的技术问题。本专利技术还公开了一种阵列基板，包括薄膜晶体管，所述薄膜晶体管包括衬底、第一金属层、绝缘层、半导体层、阻挡层、第二金属层、第一钝化层和像素电极；第一金属层，形成于所述衬底表面；绝缘层，覆盖在所述第一金属层表面；半导体层，覆盖在所述绝缘层表面；阻挡层，覆盖在所述半导体层和所述绝缘层表面；第二金属层，覆盖在所述阻挡层表面；所述第二金属层包括源极和漏极；第一钝化层覆盖在所述第二金属层表面；像素电极，设于第一钝化层上方；所述阻挡层上对应源极和漏极位置设有连接槽，所述连接槽一端连接源极与半导体层，另一端连接漏极与半导体层。可选的，所述连接槽包括第一连接槽与第二连接槽；所述第一连接槽与第二连接槽首尾相互连接，形成闭环的通槽结构。可选的，所述第一连接槽的宽度等于第二连接槽的宽度，所述第一连接槽的长度等于第二连接槽的长度。可选的，所述连接槽包括第一连接槽；所述第一连接槽连接所述源极与所述漏极形成开环的通槽结构。可选的，所述连接槽的宽度范围为3-15μm。可选的，所述薄膜晶体管包括色阻层，覆盖在第一钝化层表面；第二钝化层，覆盖在色阻层表面；所述像素电极覆盖在所述第二钝化层表面；接触孔，所述接触孔贯穿第一钝化层、色阻层与第二钝化层，所述像素电极通过所述接触孔与漏极连接。可选的，所述薄膜晶体管包括接触孔，所述接触孔贯穿第一钝化层，所述像素电极通过接触孔与漏极连接。本专利技术还公开了一种阵列基板的制作方法，所述制作方法包括：在衬底上形成第一金属层和绝缘层；在绝缘层上形成半导体层和阻挡层；在阻挡层上形成连接槽；在阻挡层上覆盖第二金属层；在第二金属层上形成第一钝化层；在第一钝化层形成像素电极；在像素电极上形成接触孔，贯穿第一钝化层。可选的，所述连接槽的制作方法包括：涂布阻挡层材料；在阻挡层上涂布光阻；利用光罩进行对其曝光显影；刻蚀得到连接槽。本专利技术还公开了一种显示面板。显示面板包括上述的阵列基板。相对于范例性的薄膜晶体管的面积虽小的方案来说，在干蚀刻刻蚀阻挡层那一层时，由于刻蚀阻挡层需蚀刻掉的面积过大，容易出现刻蚀不均匀(蚀刻不干净或者过蚀刻)，过蚀刻容易刻蚀到刻蚀阻挡层下面的绝缘层，从而使绝缘层膜厚减薄，易漏电，而本申请中蚀刻区域较小，即防止了蚀刻不完全，又防止阻挡层过蚀刻损伤到绝缘层，引起画面异常等问题，对大尺寸且分辨率要求高的显示面板像素设计具有一定的优势。附图说明所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：图1是本专利技术的其中一个实施例的薄膜晶体管连接槽的俯视图；图2是本专利技术的其中一个实施例的薄膜晶体管连接槽AA’的剖视图；图3是本专利技术的其中一个实施例的薄膜晶体管连接槽的俯视图；图4是本专利技术的另一实施例的阻挡层C的俯视图；图5是本专利技术的另一实施例的薄膜晶体管连接槽AA’的示意图；图6是本专利技术的另一实施例的阵列基板制作方法的示意图；图7是本专利技术的另一实施例的连接槽制作方法的示意图。其中，100、显示面板；110、阵列基板；120、薄膜晶体管；121、衬底；122、第一金属层；123、绝缘层；124、半导体层；125、阻挡层；126、第二金属层；127、源极；128、漏极；129、像素电极；130、接触孔；131、第一钝化层；132、第二钝化层；133、色阻层；134、连接槽；135、第一连接槽；136、第二连接槽。具体实施方式需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。下面参考附图和可选的实施例对本专利技术作进一步说明。如图1至图2所示，本专利技术实施例公布了一种阵列基板110，包括薄膜晶体管120，薄膜晶体管120包括衬底121、第一金属层122、绝缘层123、半导体层124、阻挡层125、第二金属层126、第一钝化层131和像素电极129；第一金属层122，形成于衬底121表面；绝缘层123，覆盖在第一金属层122表面；半导体层124，覆盖在绝缘层123表面；阻挡层125，覆盖在半导体层124和绝缘层123表面；第二金属层126，覆盖在阻挡层125表面；第二金属层126包括源极127和漏极128；第一钝化层131覆盖在第二金属层126表面；像素电极129，设于第一钝化层131上方；阻挡层125上对应源极127和漏极128位置设有连接槽134，连接槽134一端连接源极127与半导体层124，另一端连接漏极128与半导体层124。本案中，显示面板100适用于第一钝化层131上方紧贴像素电极129的面板，同样也适用于第一钝化层131上方还有其他层的面板，层层贴于表面，像素电极129设于第一钝化层131的上方，第一钝化层131上方不排除有其他层的可能性，第一金属本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括薄膜晶体管，所述薄膜晶体管包括：衬底；第一金属层，形成于所述衬底表面；绝缘层，覆盖在所述第一金属层表面；半导体层，覆盖在所述绝缘层表面；阻挡层，覆盖在所述半导体层和绝缘层表面；第二金属层，覆盖在所述阻挡层表面；所述第二金属层包括源极和漏极；第一钝化层覆盖在所述第二金属层表面；像素电极，设于第一钝化层上方；所述阻挡层上对应源极和漏极位置设有连接槽，所述连接槽一端连接源极与半导体层，另一端连接漏极与半导体层。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括薄膜晶体管，所述薄膜晶体管包括：衬底；第一金属层，形成于所述衬底表面；绝缘层，覆盖在所述第一金属层表面；半导体层，覆盖在所述绝缘层表面；阻挡层，覆盖在所述半导体层和绝缘层表面；第二金属层，覆盖在所述阻挡层表面；所述第二金属层包括源极和漏极；第一钝化层覆盖在所述第二金属层表面；像素电极，设于第一钝化层上方；所述阻挡层上对应源极和漏极位置设有连接槽，所述连接槽一端连接源极与半导体层，另一端连接漏极与半导体层。2.如权利要求1所述的一种阵列基板，其特征在于，所述连接槽包括第一连接槽与第二连接槽；所述第一连接槽与第二连接槽首尾相互连接，形成闭环的通槽结构。3.如权利要求1所述的一种阵列基板，其特征在于，所述第一连接槽的宽度等于第二连接槽的宽度，第一连接槽的长度等于第二连接槽的长度。4.如权利要求1所述的一种阵列基板，其特征在于，所述连接槽包括第一连接槽；所述第一连接槽连接所述源极与所述漏极形成开环的通槽结构。5.如权利要求3所述的一种阵列基板，其特征在于，所述连接槽的宽...

【专利技术属性】
技术研发人员：宋振莉，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：广东,44