一种阵列基板及其制备方法技术

本申请提供一种阵列基板及其制备方法，所述方法包括以下步骤：在衬底基板上沉积第一金属层，并图案化形成栅极与第一金属图案；在所述栅极上依次形成栅极绝缘层、氧化物半导体层，并采用湿法蚀刻工艺在对应所述第一金属图案的相应位置对所述氧化物半导体层以及部分所述栅极绝缘层进行蚀刻，形成中间孔；采用干法蚀刻工艺对对应所述中间孔的所述栅极绝缘层的剩余部分进行蚀刻，形成栅极绝缘层过孔；在所述氧化物半导体层上形成第二金属层，图案化后形成薄膜晶体管与第二金属图案，所述第二金属图案通过所述栅极绝缘层过孔与所述第一金属图案接触。

An Array Substrate and Its Preparation Method

The present application provides an array substrate and a preparation method thereof. The method comprises the following steps: depositing a first metal layer on the substrate and patterning to form a gate and a first metal pattern; successively forming a gate insulating layer and an oxide semiconductor layer on the gate, and semi-conducting the oxide at the corresponding position of the first metal pattern by a wet etching process. The body layer and part of the gate insulating layer are etched to form an intermediate hole; the remaining part of the gate insulating layer corresponding to the intermediate hole is etched by a dry etching process to form a gate insulating layer through a hole; a second metal layer is formed on the oxide semiconductor layer, and a thin film transistor and a second metal pattern are formed after patterning, and the second metal pattern is passed through. The gate insulating layer is in contact with the first metal pattern through a hole.

【技术实现步骤摘要】
一种阵列基板及其制备方法
本申请涉及面板制造
，尤其涉及一种阵列基板及其制备方法。
技术介绍
在有源矩阵驱动的LCD显示技术中，为了提高氧化物TFT稳定性，刻蚀阻挡层(ESL)结构的TFT被广泛采用，该结构可有效降低外界环境因素与源漏电极的刻蚀损伤对背沟道的影响。然而，ESL结构的阵列制造方法需要更多的光罩次数，且显著增加TFTSize和寄生电容。背沟道蚀刻型(BCE)结构的TFT无需蚀刻阻挡层，沟道较ESL结构可显著缩小，但常规的BCEIGZOLCDArrayflow需要6道光罩，即栅极(M1)、栅极绝缘层过孔(GIViahole)、半导体IGZO层、源漏极(M2)、钝化层过孔(PVViahole)、像素电极(PixelITO)等，仍存在光罩次数较多，生产成本较高的问题。因此，现有技术存在缺陷，急需改进。
技术实现思路
本申请提供一种阵列基板及其制备方法，能够减少在制备阵列基板中的光罩次数，简化工艺，节约成本。为实现上述目的，本申请提供的技术方案如下：本申请提供一种阵列基板的制备方法，所述方法包括以下步骤：步骤S10，在衬底基板上沉积第一金属层，并图案化形成栅极与第一金属图案；步骤S11，在所述栅极上依次形成栅极绝缘层、氧化物半导体层，并采用湿法蚀刻工艺在对应所述第一金属图案的相应位置对所述氧化物半导体层以及部分所述栅极绝缘层进行蚀刻，形成中间孔；步骤S12，采用干法蚀刻工艺对对应所述中间孔的所述栅极绝缘层的剩余部分进行蚀刻，形成栅极绝缘层过孔；步骤S13，在所述氧化物半导体层上形成第二金属层，图案化后形成薄膜晶体管与第二金属图案，所述第二金属图案通过所述栅极绝缘层过孔与所述第一金属图案接触。在本申请的阵列基板的制备方法中，所述栅极绝缘层包括层叠设置于所述栅极上的第一栅极绝缘层与第二栅极绝缘层，所述步骤S11中包括以下步骤：步骤S110，采用湿法蚀刻工艺对所述氧化物半导体层以及所述第二栅极绝缘层进行蚀刻形成中间孔。在本申请的阵列基板的制备方法中，在对应所述中间孔的位置，所述氧化物半导体层的蚀刻面积大于所述栅极绝缘层的蚀刻面积。在本申请的阵列基板的制备方法中，所述步骤S12中包括以下步骤：步骤S120，采用干法蚀刻工艺对对应所述中间孔的所述第一栅极绝缘层进行蚀刻，形成所述栅极绝缘层过孔。在本申请的阵列基板的制备方法中，所述步骤S13中包括以下步骤：步骤S130，采用半色调掩膜板进行光罩制程，去除对应所述半色调掩膜板完全透光区域的所述第二金属层与所述氧化物半导体层，形成对应所述栅极与所述第一金属图案的氧化物半导体图案；去除对应所述半色调掩膜板部分透光区域的所述第二金属层，形成所述薄膜晶体管的源漏极以及对应所述第一金属图案的所述第二金属图案。在本申请的阵列基板的制备方法中，一部分所述第二金属图案与对应的所述氧化物半导体图案接触，剩余部分所述第二金属图案通过所述栅极绝缘层过孔与所述第一金属图案接触。在本申请的阵列基板的制备方法中，在所述步骤S11中，在进行湿法蚀刻工艺之前，所述方法还包括以下步骤：在所述氧化物半导体层上形成金属氧化物层。在本申请的阵列基板的制备方法中，在所述步骤S11中，所述湿法蚀刻工艺包括以下步骤：采用湿法蚀刻工艺在对应所述第一金属图案的相应位置对所述金属氧化物层、所述氧化物半导体层以及部分所述栅极绝缘层进行蚀刻，形成所述中间孔。在本申请的阵列基板的制备方法中，所述步骤S13包括以下步骤：在所述金属氧化物层上形成第二金属层，图案化后形成薄膜晶体管与第二金属图案，所述第二金属图案通过所述栅极绝缘层过孔与所述第一金属图案接触。为实现上述目的，本申请还提供一种采用上述制备方法制备的阵列基板。本申请的有益效果为：相较于现有的阵列基板的制造工艺，本申请提供的阵列基板及其制备方法，通过使用5道光罩工艺，即通过对栅极、栅极绝缘层过孔、源漏极、钝化层过孔、像素电极的光罩工艺来完成阵列基板的制程，从而缩减了光罩的使用次数。其中，在制备栅极绝缘层过孔的制程中，通过使用1次湿刻和1次干刻得到该栅极绝缘层过孔，优化了制备工艺，并能达到优化栅极绝缘层与氧化物半导体层的界面，在简化工艺的同时保证了第一金属图案与第二金属图案的直接低阻抗接触，从而保证基板良好的导电性能。附图说明为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本申请实施例提供的阵列基板的制备方法流程图；图2A～2H为本申请实施例提供的阵列基板的制备流程示意图；图3为本申请又一实施例提供的阵列基板的制备方法流程图；图4A～4F为本申请又一实施例提供的阵列基板的制备流程示意图。具体实施方式以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。本申请针对现有技术的背沟道蚀刻结构的阵列基板，制备工艺中存在光罩次数较多，生产成本较高的技术问题，本实施例能够解决该缺陷。如图1所示，为本申请实施例提供的阵列基板的制备方法流程图。结合图2A～2H所示，为本申请实施例提供的阵列基板的制备流程示意图。所述方法包括以下步骤：步骤S10，在衬底基板上沉积第一金属层，并图案化形成栅极与第一金属图案。具体参照图2A所示，在衬底基板20上沉积一层第一金属层21，所述第一金属层21图案化后形成栅极210与第一金属图案211。所述栅极210与所述第一金属图案211间隔分布。步骤S11，在所述栅极上依次形成栅极绝缘层、氧化物半导体层，并采用湿法蚀刻工艺在对应所述第一金属图案的相应位置对所述氧化物半导体层以及部分所述栅极绝缘层进行蚀刻，形成中间孔。结合图2B所示，在所述栅极210上依次形成栅极绝缘层22、氧化物半导体层23以及第一光刻胶层24。其中，所述栅极绝缘层22包括层叠设置于所述栅极210上的第一栅极绝缘层220与第二栅极绝缘层221；所述氧化物半导体层23的材料可以为铟镓锌氧化物(IGZO)。在一种实施例中，所述第一栅极绝缘层220与所述第二栅极绝缘层221的材料分别为SiOx与SiNx中的一种。当然，所述栅极绝缘层22的材料并不限于以上两种材料。上述方法由于可以实现所述栅极绝缘层22与所述氧化物半导体层23的连续沉膜，因此可以降低界面的污染和缺陷数量。其中，所述步骤S11中包括以下步骤：步骤S110，采用湿法蚀刻工艺对所述氧化物半导体层以及所述第二栅极绝缘层进行蚀刻形成中间孔。结合图2C所示，在黄光制程后，采用湿法蚀刻工艺通过HF酸等可同时蚀刻所述氧化物半导体层23与所述第二栅极绝缘层221的蚀刻液，在对应所述第一金属图案211的位置形成所述中间孔25。在一种实施例中，在对应所述中间孔25的位置，所述氧化物半导体层23的蚀刻面积大于所述第二栅极绝缘层221的蚀刻面积。步骤S12，采用干法蚀刻工艺对对应所述中间孔的所述本文档来自技高网...

【技术保护点】
1.一种阵列基板的制备方法，其特征在于，所述方法包括以下步骤：步骤S10，在衬底基板上沉积第一金属层，并图案化形成栅极与第一金属图案；步骤S11，在所述栅极上依次形成栅极绝缘层、氧化物半导体层，并采用湿法蚀刻工艺在对应所述第一金属图案的相应位置对所述氧化物半导体层以及部分所述栅极绝缘层进行蚀刻，形成中间孔；步骤S12，采用干法蚀刻工艺对对应所述中间孔的所述栅极绝缘层的剩余部分进行蚀刻，形成栅极绝缘层过孔；步骤S13，在所述氧化物半导体层上形成第二金属层，图案化后形成薄膜晶体管与第二金属图案，所述第二金属图案通过所述栅极绝缘层过孔与所述第一金属图案接触。

【技术特征摘要】
1.一种阵列基板的制备方法，其特征在于，所述方法包括以下步骤：步骤S10，在衬底基板上沉积第一金属层，并图案化形成栅极与第一金属图案；步骤S11，在所述栅极上依次形成栅极绝缘层、氧化物半导体层，并采用湿法蚀刻工艺在对应所述第一金属图案的相应位置对所述氧化物半导体层以及部分所述栅极绝缘层进行蚀刻，形成中间孔；步骤S12，采用干法蚀刻工艺对对应所述中间孔的所述栅极绝缘层的剩余部分进行蚀刻，形成栅极绝缘层过孔；步骤S13，在所述氧化物半导体层上形成第二金属层，图案化后形成薄膜晶体管与第二金属图案，所述第二金属图案通过所述栅极绝缘层过孔与所述第一金属图案接触。2.根据权利要求1所述的制备方法，其特征在于，所述栅极绝缘层包括层叠设置于所述栅极上的第一栅极绝缘层与第二栅极绝缘层，所述步骤S11中包括以下步骤：步骤S110，采用湿法蚀刻工艺对所述氧化物半导体层以及所述第二栅极绝缘层进行蚀刻形成中间孔。3.根据权利要求2所述的制备方法，其特征在于，在对应所述中间孔的位置，所述氧化物半导体层的蚀刻面积大于所述栅极绝缘层的蚀刻面积。4.根据权利要求2所述的制备方法，其特征在于，所述步骤S12中包括以下步骤：步骤S120，采用干法蚀刻工艺对对应所述中间孔的所述第一栅极绝缘层进行蚀刻，形成所述栅极绝缘层过孔。5.根据权利要求1所述的制备方法，其特征在于，所述步...

【专利技术属性】
技术研发人员：葛世民，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东,44