像素结构以及像素结构的制作方法技术

本发明专利技术公开了一种像素结构，包括薄膜晶体管、第一绝缘层、第一透明导电层、第二绝缘层、连接孔以及第二透明导电层。薄膜晶体管设置在一基板上，且薄膜晶体管包含有栅极、源极以及漏极。第一绝缘层设置在薄膜晶体管上。第一透明导电层设置在第一绝缘层上，第一透明导电图案层包括像素电极。第二绝缘层设置在第一绝缘层上与第一透明导电层上。连接孔暴露部分像素电极以及部分漏极。第二透明导电层设置在第二绝缘层上，第二透明导电层包括共同电极以及连接电极，连接电极延伸至连接孔内，且连接电极与共同电极电性绝缘，其中连接电极电连接漏极以及像素电极。

The Method of Making Pixel Structure and Pixel Structure

The invention discloses a pixel structure, which comprises a thin film transistor, a first insulating layer, a first transparent conducting layer, a second insulating layer, a connecting hole and a second transparent conducting layer. The thin film transistor is arranged on a substrate, and the thin film transistor includes a gate, a source and a drain. The first insulating layer is arranged on the thin film transistor. The first transparent conductive layer is arranged on the first insulating layer, and the first transparent conductive pattern layer comprises a pixel electrode. The second insulating layer is arranged on the first insulating layer and the first transparent conducting layer. The connecting hole exposes part of the pixel electrode and part of the drain. The second transparent conductive layer is arranged on the second insulating layer. The second transparent conductive layer includes a common electrode and a connecting electrode. The connecting electrode extends to the connecting hole, and the connecting electrode is electrically insulated from the common electrode, in which the connecting electrode electrically connects the leakage electrode and the pixel electrode.

【技术实现步骤摘要】
像素结构以及像素结构的制作方法
本专利技术涉及一种像素结构以及像素结构的制作方法，特别是涉及一种可提高储存电容的像素结构，以及其制作方法。
技术介绍
显示器是由两片基板以及设置在两片基板之间的多个膜层与各式电子组件所构成，以达到显示画面的功能。由于显示器具有外型轻薄、耗电量少以及无辐射污染等特性，因此已被广泛地应用在各式携带式或穿戴式电子产品例如笔记本计算机(notebook)、智能型手机(smartphone)、手表以及车用显示器等，以提供更方便的信息传递与显示。为了使显示器的画面分辨率提升，一般会将显示器中的像素尺寸缩小，使得在显示器尺寸相同的条件下提高像素的数量。然而，随着像素尺寸的缩小，像素中的共同电极与像素电极的重叠面积也会因此而递减，造成由共同电极与像素电极所形成的储存电容的电容值不足，进而影响储存电容的电性以及显示画面的质量，故在画面分辨率提升的情况下维持或提升储存电容的电性实为相关技术者亟欲达成的目标。
技术实现思路
本专利技术所要解决的技术问题是提供一种像素结构以及像素结构的制作方法，其借由像素中的膜层与连接孔的设计，使共同电极与像素电极之间的距离可在不影响其他负载的情况下缩减，进而提升由共同电极与像素电极所形成的储存电容的电容值。为解决上述技术问题，本专利技术提供了一种像素结构，包括薄膜晶体管、第一绝缘层、第一透明导电层、第二绝缘层、连接孔以及第二透明导电层。薄膜晶体管设置在一基板上，且薄膜晶体管包含有栅极、源极以及漏极。第一绝缘层设置在薄膜晶体管上。第一透明导电层设置在第一绝缘层上，第一透明导电图案层包括像素电极。第二绝缘层设置在第一绝缘层上与第一透明导电层上。连接孔暴露部分像素电极以及部分漏极。第二透明导电层设置在第二绝缘层上，第二透明导电层包括共同电极以及连接电极，连接电极延伸至连接孔内，且连接电极与共同电极电性绝缘，其中连接电极电连接漏极以及像素电极。为解决上述技术问题，本专利技术还提供了一种像素结构的制作方法，其包括以下步骤。在基板上形成薄膜晶体管，薄膜晶体管包括栅极、源极以及漏极。在薄膜晶体管上形成第一绝缘层。在第一绝缘层上形成第一透明导电层，第一透明导电层包括像素电极。在第一透明导电层与第一绝缘层上形成第二绝缘层。然后，移除部分第一绝缘层与部分第二绝缘层以形成连接孔，连接孔显露部分像素电极与部分漏极。在第二绝缘层上形成第二透明导电层，第二透明导电层包括共同电极与连接电极，连接电极与共同电极电性绝缘，并且连接电极延伸至连接孔内，其中连接电极电连接像素电极与漏极。在本专利技术显示器的像素结构中，由于第一绝缘层设置在像素电极以及数据线、薄膜晶体管的漏极与源极之间，且第二绝缘层设置在像素电极以及共同电极之间，因此，可透过减少第二绝缘层的厚度以提升由像素电极与共同电极所形成的储存电容的电容值，并可透过增加第一绝缘层的厚度以减少数据线与共同电极之间的负载，且同时减少金属材料穿刺的可能性，以达到提升储存电容的电性或减少在提高分辨率的情况下所附带产生不良的影响。另一方面，本专利技术的连接孔位于第一绝缘层与第二绝缘层中，且连接孔同时暴露出部分的像素电极以及部分的漏极，因此，在制造过程中可仅通过一次的蚀刻工艺即完成用以电连接像素电极与漏极的连接孔的制造，并且在形成共同电极时，同时形成延伸进连接孔的连接电极以电连接像素电极与漏极，借此节省制造成本。并且，还可通过缩减连接电极的尺寸以及像素电极与漏极的重叠设置，以达到提升像素的开口率的功效。附图说明图1所示为本专利技术第一实施例的显示器的局部俯视示意图。图2所示为本专利技术第一实施例的像素结构的俯视示意图。图3所示为图2的部分放大示意图。图4所示为本专利技术第一实施例的像素结构的剖视示意图。图5A所示为本专利技术第一实施例的变化实施例的部分像素结构的俯视示意图。图5B所示为本专利技术第一实施例的另一变化实施例的部分像素结构的俯视示意图。图6所示为本专利技术第一实施例的变化实施例的部分像素结构的俯视示意图。图7A与图7B所示为图6实施例的变化实施例的部分像素结构的俯视示意图。图8A所示为本专利技术第一实施例的部分像素结构的俯视示意图。图8B到图8E所示分别为沿著图8A中AA’，BB’，CC’与DD’剖线的剖视示意图。图8F所示为本专利技术第一实施例的像素电极与漏极的电连接路径。图8G所示为沿著图8A中AA’剖线的另一剖视示意图。图9所示为本专利技术第二实施例的部分像素结构的俯视示意图。图10A至图10E所示为本专利技术第一实施例的像素结构的制造流程示意图。其中，附图标记说明如下：100像素结构110基板110a表面120第一导电层130绝缘层140第二导电层150第一绝缘层160第一透明导电层162像素电极162a第一部分162b第二部分162c开口170第二绝缘层180第二透明导电层182共同电极182a狭缝182f条状电极184连接电极184a第一边缘184b第二边缘184e第五部分184f第六部分184g第七部分184h第八部分CH半导体层D漏极D1第一方向D2第二方向DL数据线DP显示器G栅极GI栅极绝缘层H连接孔H3第三部分H4第四部分Ha第三边缘Hb第四边缘L1第一距离L2第二距离P1第一电连接路径P2第二电连接路径S源极SL扫描线T薄膜晶体管θ、－θ夹角具体实施方式为使本领域技术人员能更进一步了解本专利技术，以下特列举本专利技术的优选实施例，并配合附图详细说明本专利技术的构成内容及所欲达成的功效。须注意的是，附图均为简化的示意图，因此，仅显示与本专利技术有关之组件与组合关系，以对本专利技术的基本架构或实施方法提供更清楚的描述，而实际的组件与布局可能更为复杂。另外，为了方便说明，本专利技术的各附图中所示之组件并非以实际实施的数目、形状、尺寸做等比例绘制，其详细的比例可依照设计的需求进行调整。请参考图1到图4，图1所示为本专利技术第一实施例的显示器的局部俯视示意图，图2所示为本专利技术第一实施例的像素结构的俯视示意图，图3所示为图2的部分放大示意图，图4所示为本专利技术第一实施例的像素结构的剖视示意图。本专利技术的显示器DP举例为液晶显示器，但不以此为限。如图1所示，本实施例的显示器DP包括多个像素结构100，呈一阵列方式排列。多个像素结构100可平行并排成沿着第一方向D1延伸的多个行(row)，而多个行可沿着第二方向D2平行并排形成像素阵列，其中像素结构100可成沿着第二方向D2延伸的多个列(column)，并且第一方向D1不平行于第二方向D2，而本实施例的第一方向D1垂直于第二方向D2，但不以此为限。在本实施例中，像素结构100的俯视形状可为接近平行四边形的形状，具体而言，像素结构100的形状可为两边平行第一方向D1而另外两边不平行第一方向D1与第二方向D2的平行四边形的形状，例如，在相邻两行中，其中一行的像素结构100的平行四边形中的两边与第二方向D2之间具有正夹角θ，而另一行的像素结构100的平行四边形中的两边与第二方向D2之间具有负夹角－θ，亦即相邻两行的像素结构100的平行四边形不相同但对称于平行第一方向D1的假想线，因此相邻两像素结构100在第二方向D2上排列成「<」字形或「>」字形，亦即像素结构100在第二方向D2上排列成弯折形的列，但不以此为限。在变化实施例中，像素结构100的形状还可为矩形、「&本文档来自技高网...

【技术保护点】
1.一种像素结构，其特征在于，包括：一个薄膜晶体管，设置在一基板上，且所述薄膜晶体管包含有一栅极、一源极以及一漏极；一第一绝缘层，设置在所述薄膜晶体管上；一第一透明导电层，设置在所述第一绝缘层上，所述第一透明导电层包括一像素电极；一第二绝缘层，设置在所述第一绝缘层上与所述第一透明导电层上；一连接孔，暴露部分所述像素电极以及部分所述漏极；以及一第二透明导电层，设置在所述第二绝缘层上，所述第二透明导电层包括一共同电极以及一连接电极，所述连接电极延伸至所述连接孔内，且所述连接电极与所述共同电极电性绝缘；其中所述连接电极电连接所述漏极以及所述像素电极。

【技术特征摘要】
1.一种像素结构，其特征在于，包括：一个薄膜晶体管，设置在一基板上，且所述薄膜晶体管包含有一栅极、一源极以及一漏极；一第一绝缘层，设置在所述薄膜晶体管上；一第一透明导电层，设置在所述第一绝缘层上，所述第一透明导电层包括一像素电极；一第二绝缘层，设置在所述第一绝缘层上与所述第一透明导电层上；一连接孔，暴露部分所述像素电极以及部分所述漏极；以及一第二透明导电层，设置在所述第二绝缘层上，所述第二透明导电层包括一共同电极以及一连接电极，所述连接电极延伸至所述连接孔内，且所述连接电极与所述共同电极电性绝缘；其中所述连接电极电连接所述漏极以及所述像素电极。2.如权利要求1所述的像素结构，其特征在于，所述像素电极包括一第一部分以及一第二部分，所述第二部分与所述漏极在一垂直投影方向重叠，并且所述第一部分与所述漏极在所述垂直投影方向未重叠，所述连接孔暴露所述第二部分的至少一部分以及部分所述漏极，其中所述垂直投影方向垂直于所述基板的表面。3.如权利要求1所述的像素结构，其特征在于，所述连接孔包括一第三部分以及一第四部分，所述第三部分暴露出部分所述像素电极，所述第四部分暴露出部分所述漏极，所述第三部分位于所述第四部分的一侧。4.如权利要求1所述的像素结构，其特征在于，所述连接孔包括一第三部分以及一第四部分，所述第三部分暴露出部分所述像素电极，所述第四部分暴露出部分所述漏极，所述第三部分环绕所述第四部分。5.如权利要求1所述的像素结构，其特征在于，所述连接孔包括一第三部分以及一第四部分，所述第三部分暴露出部分所述像素电极，所述第四部分暴露出部分所述漏极，所述连接孔的面积大于或等于所述第三部分的面积的2倍。6.如权利要求1所述的像素结构，其特征在于，所述连接...

【专利技术属性】
技术研发人员：叶政谚，
申请(专利权)人：瀚宇彩晶股份有限公司，
类型：发明
国别省市：中国台湾,71