存储器芯片、具有该存储器芯片的封装装置及其操作方法制造方法及图纸

本文可提供一种存储器芯片、具有该存储器芯片的封装装置及其操作方法。该存储器芯片包括：多个存储器块，各个存储器块包括用于存储数据的多个存储器单元；多个输入/输出焊盘，芯片地址被输入至所述多个输入/输出焊盘；以及多个外围电路，其被配置为将芯片地址编程到存储器块当中的选定存储器块。

Memory chip, encapsulation device with the memory chip and its operation method

This paper provides a memory chip, a packaging device with the memory chip and its operation method. The memory chip includes: a plurality of memory blocks, each memory block including a plurality of memory units for storing data; multiple input/output pads with chip addresses input to the plurality of input/output pads; and a plurality of peripheral circuits configured to program chip addresses into selected memory blocks.

【技术实现步骤摘要】
存储器芯片、具有该存储器芯片的封装装置及其操作方法
本公开的各种实施方式总体上涉及一种存储器芯片、采用该存储器芯片的封装装置及其操作方法。更具体地讲，本专利技术涉及一种多芯片封装装置。
技术介绍
由于最近半导体行业的进步以及用户的需求，越来越注重开发尺寸和重量越来越小的电子装置。例如，正在积极探索的一个途径包括多个存储器芯片被安装在单个封装装置中的各种多芯片封装装置。多芯片封装装置可主要用于需要减小尺寸和重量的蜂窝智能电话。与单芯片封装装置相比，多芯片封装装置通常可提供更高的存储器容量和速度并且使得可降低与蜂窝智能电话关联的总成本。总之，最近，对两个或更多个存储器芯片层叠在单个封装中的多芯片封装装置的研究和开发努力已明显增加。
技术实现思路
本公开的各种实施方式涉及一种在维持或者甚至表现出改进的容量和速度的同时具有减小的尺寸的改进的多芯片封装装置。该多芯片封装装置采用新颖的存储器芯片，其减小多芯片封装装置的尺寸，采用该存储器芯片的封装装置及其操作方法。本公开的实施方式提供一种存储器芯片，该存储器芯片包括：多个存储器块，各个存储器块包括用于存储数据的多个存储器单元；多个输入/输出焊盘，芯片地址被输入至所述多个输入/输出焊盘；以及多个外围电路，其被配置为将芯片地址编程到存储器块当中的选定存储器块。本公开的实施方式提供一种封装装置，该封装装置包括：多个存储器芯片，各个存储器芯片包括存储不同的芯片地址的存储器块以及施加用于指示芯片地址的输入状态的信号的使能输入焊盘和使能输出焊盘。各个存储器芯片可包括任一个使能输入焊盘和任一个使能输出焊盘。包括在各个存储器芯片中的使能输入焊盘可联接到其它存储器芯片中的对应一个存储器芯片的使能输出焊盘。响应于施加到使能输入焊盘和使能输出焊盘的信号，芯片地址可被依次输入到存储器芯片。本公开的实施方式提供一种操作封装装置的方法，该方法包括：将包括在多个存储器芯片中的使能输入焊盘和使能输出焊盘彼此联接的封装操作；以及通过控制要施加到使能输入焊盘和使能输出焊盘的信号来将芯片地址依次编程到存储器芯片。本公开的实施方式提供一种多芯片封装装置，该多芯片封装装置包括：一个层叠在另一个上的多个存储器芯片，各个存储器芯片包括：存储器区域，其包括多个存储器块、多个电路以及被配置为控制外围电路以将芯片地址编程到选定存储器块的控制电路；以及焊盘区域，其包括多个输入焊盘和输出焊盘。对于本专利技术所属领域的普通技术人员而言，本专利技术的这些和其它特征和优点将从以下结合附图的描述变得显而易见。附图说明图1是示出根据本公开的实施方式的多芯片封装装置的图。图2是示出根据本公开的实施方式的安装在图1所示的多芯片封装装置中的存储器芯片的示例性配置的图。图3、图4和图5是示出根据本公开的实施方式的存储器块的各种示例的图。图6是示出根据本公开的实施方式的图1所示的存储器芯片的联接配置的图。图7是示出根据本公开的实施方式的图1所示的多芯片封装装置的芯片地址输入方法的流程图。图8和图9是详细示出根据本公开的实施方式的芯片地址输入方法的时序图。图10、图11和图12是示出根据本公开的实施方式的输入芯片地址的存储器芯片的图。具体实施方式现在将在下文中参照附图更充分地描述本专利技术的示例性实施方式；然而，其可按照不同的形式具体实现并且不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式以使得本公开将彻底和完整，并且将向本领域技术人员充分地传达示例实施方式的范围。在附图中，为了例示清晰，尺寸可能被夸大。将理解，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的仅有元件，或者也可存在一个或更多个中间元件。在下文中，将参照附图描述实施方式。本文中参照作为实施方式(和中间结构)的示意图的横截面图来描述实施方式。因此，由例如制造技术和/或公差导致的相对于例示形状的变化是可预料的。因此，实施方式不应被解释为限于本文所示的区域的特定形状，而是可包括例如由制造导致的形状偏差。在图中，为了清晰，层和区域的长度和大小可能被夸大。图中相似的标号指代相似的元件。诸如“第一”和“第二”的术语可用于描述各种组件，但其不应限制所述各种组件。这些术语仅用于将组件与其它组件相区分。例如，在不脱离本公开的精神和范围的情况下，第一组件可被称为第二组件，而第二组件可被称为第一组件，等等。此外，“和/或”可包括所提及的组件中的任一个或组合。此外，只要在句中没有具体地提及，单数形式可包括复数形式。此外，说明书中所使用的“包括/包含”表示存在或添加一个或更多个组件、步骤、操作和元件。此外，除非另外定义，否则本说明书中所使用的所有术语(包括技术和科学术语)具有相关领域的技术人员通常将理解的相同含义。常用字典中所定义的术语应该被解释为具有将在相关领域的上下文中解释的相同含义，并且除非本说明书中另外清楚地定义，否则不应被解释为具有理想化或过于正式的含义。还要注意到，在本说明书中，“连接/联接”是指不仅直接联接另一组件，而且通过中间组件间接联接另一组件的一个组件。另一方面，“直接连接/直接联接”是指在没有中间组件的情况下直接联接另一组件的一个组件。图1是示出根据本公开的实施方式的多芯片封装装置1000的图。参照图1，多芯片封装装置1000可包括第一存储器芯片1MC至第k存储器芯片kMC(k是正整数)。换言之，多个存储器芯片可被安装在单个封装中，这种封装可被称为多芯片封装。例如，包括单个存储器芯片的封装被称为单芯片封装(SDP)，包括两个存储器芯片的封装被称为双芯片封装(DDP)，包括四个存储器芯片的封装被称为四芯片封装(QDP)，包括两个或更多个存储器芯片的封装被整体称为多芯片封装(MCP)。例如，图1所示的MCP可包括2个或更多个芯片。在实施方式中，图1的MCP可以是QDP。第一存储器芯片1MC至第k存储器芯片kMC可基本上彼此平行设置，并且一个层叠在另一个顶部以减小多芯片封装装置1000的表面积。用户数据可被存储到第一存储器芯片1MC至第k存储器芯片kMC中的每一个。芯片地址可被存储到第一存储器芯片1MC至第k存储器芯片kMC中的每一个以将其彼此区分。第一存储器芯片1MC至第k存储器芯片kMC的配置可彼此相似，以使得本文中将作为示例仅详细描述第k存储器芯片kMC。图2是示出根据本公开的实施方式的安装在图1的多芯片封装装置1000中的kMC的图。现在参照图2，第k存储器芯片kMC可被分成焊盘区域PAD_R和存储器区域MR_R。用于与其它存储器芯片或者与主机通信的多个焊盘PD可被设置在焊盘区域PAD_R中。至少一条导线WI可联接到各个焊盘PD。例如，不同的存储器芯片可通过导线WI彼此电联接。形成在焊盘区域PAD_R中的焊盘PD可包括根据其使用目的分类的输入/输出焊盘IO0至IO7、命令锁存使能焊盘CLE、地址锁存使能焊盘ALE、写入使能焊盘WE#、就绪/繁忙焊盘RB#、电源电压焊盘VCC、接地电压焊盘VSS、使能输入焊盘ENi和使能输出焊盘ENo。输入/输出焊盘IO0至IO7可用于发送和/或接收命令、地址和数据中的至少一个。命令锁存使能焊盘CLE可用于发送和/或接收信号以使能命令寄存器。地址锁存使能焊盘ALE可用于发送和/或接收信号以使能地址寄存器。写入使能焊盘WE#可用于发本文档来自技高网...

【技术保护点】
1.一种存储器芯片，该存储器芯片包括：多个存储器块，每个存储器块包括用于存储数据的多个存储器单元；多个输入/输出焊盘，芯片地址被输入至所述多个输入/输出焊盘；以及多个外围电路，所述多个外围电路被配置为将所述芯片地址编程到所述存储器块当中的选定存储器块。

【技术特征摘要】
2017.10.12 KR 10-2017-01320661.一种存储器芯片，该存储器芯片包括：多个存储器块，每个存储器块包括用于存储数据的多个存储器单元；多个输入/输出焊盘，芯片地址被输入至所述多个输入/输出焊盘；以及多个外围电路，所述多个外围电路被配置为将所述芯片地址编程到所述存储器块当中的选定存储器块。2.根据权利要求1所述的存储器芯片，其中，通过所述输入/输出焊盘输入命令和存储器块地址。3.根据权利要求2所述的存储器芯片，该存储器芯片还包括控制电路，该控制电路被配置为响应于所述命令和所述存储器块地址来控制所述外围电路将所述芯片地址编程到所述选定存储器块。4.根据权利要求3所述的存储器芯片，其中，所述存储器块地址指示所述选定存储器块。5.根据权利要求1所述的存储器芯片，该存储器芯片还包括使能输入焊盘和使能输出焊盘，用于指示所述芯片地址的输入状态的信号分别被施加至所述使能输入焊盘和所述使能输出焊盘。6.根据权利要求5所述的存储器芯片，其中，如果低电平信号被施加到所述使能输入焊盘和所述使能输出焊盘，则所述存储器芯片处于所述芯片地址输入之前的状态，其中，如果施加到所述使能输入焊盘和所述使能输出焊盘的信号具有不同的电平，则所述存储器芯片处于输入所述芯片地址的选定状态，并且其中，如果高电平信号被施加到所述使能输入焊盘和所述使能输出焊盘，则所述存储器芯片处于所述芯片地址输入之后的状态。7.一种封装装置，该封装装置包括：多个存储器芯片，每个存储器芯片包括存储器块以及使能输入焊盘和使能输出焊盘，不同的芯片地址被存储至所述存储器块，用于指示所述芯片地址的输入状态的信号被施加至所述使能输入焊盘和所述使能输出焊盘，其中，各个所述存储器芯片包括任一个使能输入焊盘和任一个使能输出焊盘，其中，包括在各个所述存储器芯片中的所述使能输入焊盘联接到其它存储器芯片中的对应的一个存储器芯片的使能输出焊盘，并且其中，响应于施加到所述使能输入焊盘和所述使能输出焊盘的信号，所述芯片地址被依次输入到所述存储器芯片。8.根据权利要求7所述的封装...

【专利技术属性】
技术研发人员：成镇溶，姜浩俊，朴相彬，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR