用于检测集成电路中的差分故障分析攻击和对衬底的减薄的方法以及相关集成电路技术

集成电路包括具有背面的半导体衬底。衬底内的第一半导体阱包括电路部件。衬底内的第二半导体阱与第一半导体阱和衬底的其余部分绝缘。第二半导体阱提供了检测设备，该检测设备是可配置的并且被设计为在第一配置中检测经由衬底的背面对衬底的减薄，并且在第二配置中检测通过向集成电路中的故障注入而进行的DFA攻击。

Differential Fault Analysis Attacks and Substrate Thinning in Integrated Circuits and Related Integrated Circuits

Integrated circuits include semiconductor substrates with backs. The first semiconductor well in the substrate includes a circuit component. The second semiconductor well in the substrate is insulated from the second conductor well and the rest of the substrate. The second semiconductor well provides a detection device that is configurable and designed to detect substrate thinning on the back of the substrate in the first configuration, and to detect DFA attacks by fault injection into the integrated circuit in the second configuration.

【技术实现步骤摘要】
用于检测集成电路中的差分故障分析攻击和对衬底的减薄的方法以及相关集成电路相关申请的交叉引用本申请要求于2017年10月11日提交的法国专利申请号1759519的优先权，其内容在法律允许的最大程度上通过整体引用并入于此。
各种实施例及其实现涉及集成电路，更具体地，涉及检测从集成电路的衬底背面对集成电路的衬底的潜在减薄以及检测通过故障注入进行的差分故障分析(DFA)攻击。
技术介绍
在欺诈者为了从集成电路的存储器(例如智能卡的受保护的存储器)中提取机密数据而进行的可能攻击中，可以提及使用故障注入进行的已知差分故障分析(DFA)攻击。这些攻击的目的是干扰存储器的操作和/或内容，或者其它的，以例如借助于通过芯片背面传输的一种辐射(激光、红外线、X射线等)来修改电路的逻辑操作。因此，这种可能的攻击例如可以通过使用聚焦离子束(FIB)的聚焦离子束，或者例如借助于激光束来执行。因此，寻求保护电子电路免受背面激光攻击是特别有益的。当攻击者从集成电路的衬底的背面开始对集成电路的衬底进行减薄以便尽可能接近集成电路的在其正面上形成的部件时，这样的攻击的有效性增加。存在用于检测对衬底的减薄的装置，其允许集成电路被保护以免受该类型的攻击。存在能够以简单的方式检测经由背面对衬底的减薄和DFA攻击两者的需要。
技术实现思路
根据一个实施例及其实现，该需要得以通过简单的实现、减小的表面积来满足，并且同时提供保护以免由集成电路的部件造成的潜在干扰影响。根据一个方面，提供了用于检测对集成电路的攻击的方法，该集成电路包括具有背面的衬底，该方法包括：在衬底中形成包括部件的第一半导体阱以及与第一半导体阱和衬底的其余部分绝缘的至少第二半导体阱；通过检测不存在在第二阱中流动的电流，来检测经由衬底的背面对衬底的减薄；以及在检测到衬底的未减薄的情况下，通过检测在第二阱中流动的电流的流动来检测DFA攻击。根据另一方面，提供了电子集成电路，其包括具有背面的半导体衬底，并且包括至少第一半导体阱以及至少第二半导体阱，第一半导体阱包括部件(例如晶体管)，第二半导体阱与第一半导体阱和衬底的其余部分绝缘，第二阱包括可配置的检测设备，该可配置的检测设备被设计成在第一配置中检测经由衬底的背面对衬底的减薄，并且在第二配置中检测用于DFA的向集成电路中的故障注入。因此，集成电路的保护是通过同一手段实现的，以防包括对衬底的减薄的攻击和通过故障注入进行的DFA攻击。这有利地允许相对于包括两个独立检测设备的集成电路的表面积的增益。此外，在与包括部件的第一阱电隔离的第二阱中形成检测设备，使得能够保护检测设备免受来自这些部件的干扰影响，从而消除了在检测期间对于禁用部件的任何手段的需要，因此允许表面积的额外增益。根据一个实施例，衬底具有与背面相对的正面，并且设备包括：至少第一隔离沟槽的组，其在第二阱外围的两个位置之间在第二阱中、从正面一直延伸到位于距至少第二阱的底部一定距离的位置处；以及检测电路，该检测电路被配置为在第一配置中测量表示分别位于至少第一隔离沟槽的组的每一侧上的两个接触区域之间的第二阱的电阻的物理量，并且在所述第二配置中检测在两个接触区域之间流动的电流的存在。检测电路可以包括：偏置电路，其被配置为在两个接触区域之间施加电位差；比较电路，其被配置为测量在两个接触区域之间流动的电流；以及控制电路，其被配置为通过启用偏置电路来将设备初始地置于第一配置中，并且在检测到衬底的未减薄之后将设备从第一配置变为第二配置，同时禁用偏置电路，在第一配置和第二配置中比较电路保持启用。根据一个实施例，衬底具有第一导电类型，第一阱具有第二导电类型，并且第二阱具有第一导电类型并且通过以下项与第一阱绝缘：包括至少一个隔离沟槽的第一隔离区，至少一个隔离沟槽从衬底的正面延伸至距第二阱的底部第一距离处；以及第一阱和第二阱之间的PN结。第二阱与衬底的其余部分通过以下项隔离：在第一阱之下和第二阱之下埋置在衬底中的第二导电类型的半导体层；以及第二隔离区，该第二隔离区包括隔离沟槽和附加的隔离沟槽，附加的隔离沟槽被配置为使得在隔离沟槽和埋置半导体层之间提供电隔离的连续性。根据一个实施例中，衬底具有第一导电类型，第一阱具有第二导电类型，并且第二阱具有第二导电类型并且与第一阱通过第一隔离区隔离，第一隔离区包括：至少一个隔离沟槽，其从衬底的正面延伸至距第一阱的底部第一距离处；以及附加的隔离沟槽，其被配置为使得在隔离沟槽和第二阱的底部之间提供电隔离的连续性。第二阱与衬底的其余部分通过以下项隔离：包括至少一个隔离沟槽的第二隔离区，以及第二阱和衬底的其余部分之间的PN结。因此，根据这两个实施例，第二阱可以可选地具有P型导电性或N型导电性。至少第一沟槽的组可以包括绝缘材料，并且从衬底的正面延伸至距第二阱的底部第一距离处。这种第一沟槽可以是浅沟槽隔离(STI)型。至少第一沟槽的组可以包括至少一个第一沟槽，该第一沟槽包括中心半导体区和绝缘包封层，该第一沟槽在第二阱内从正面横向地延伸至距阱的底部第二距离处，第二距离短于第一距离。因此，第一沟槽具有隔离的竖直电极的形貌。这有利地允许在集成电路中其它地方形成的隔离的竖直电极的制造过程被重新使用，从而减少特定于至少第一沟槽的组的制造步骤的数量。此外，由于这些沟槽更深地延伸到衬底中，因此可以更早地检测到对衬底的减薄，因此提高了设备的效率。根据另一方面，提供了集成电路，该集成电路包括多个第一半导体阱，每个第一半导体阱与第二半导体阱相关联，第二半导体阱包括诸如先前定义的检测设备，该设备串联耦合以形成设备链，链中的第一设备的输入接触区域形成链输入接触区域，链中的最后设备的输出接触区域形成链输出接触区域，检测电路被耦合在链输入接触区域和链输出接触区域之间。根据另一方面，提供了包括诸如先前所描述的集成电路的系统，其中该系统例如可以是智能卡。附图说明在审查本专利技术的非限制性实施例的详细描述之后，并且根据附图，本专利技术的其它优点和特征将变得明显，其中：图1、图2和图3示出了集成电路的不同视图；图4示出了衬底的部分减薄；图5、图6和图7示出了集成电路的不同视图；图8示出了图5、图6和图7中沟槽结构的修改；图9、图10和图11示出了集成电路的不同视图；图12、图13和图14示出了集成电路的不同视图；图15示出了半导体阱的备选的实现；以及图16示意性地示出了智能卡，其可以包含图1至图15的电路。具体实施方式在图1中，附图标记CI表示包括半导体衬底S的集成电路，其中形成有与衬底的其余部分隔离的数个半导体阱，其中示出了第一阱C1和第二阱C2，其中图2是沿着图1的II-II截面线的截面图，并且其中图3是沿着图1的III-III截面线的截面图。衬底S具有第一导电类型，这里例如P型导电性，并且第一阱C1具有第二导电类型，因此这里例如N型导电性。第二阱C2具有第一导电类型，这里是P。第一阱C1与衬底的其余部分通过隔离沟槽2以及通过第一阱与衬底的其余部分之间的PN结电隔离，隔离沟槽2根据矩形包围第一阱C1的边缘，并且从衬底的正面Fv延伸到距第一阱C1的底部第一距离d1处，从而限定在至少第一沟槽的组G和第一阱C1的底部之间的区域7。比第一阱C1掺杂得更高的第二导电类型的埋置半导体层1在衬底中形成第一阱C1之下以及第二阱C2之本文档来自技高网...

【技术保护点】
1.一种用于检测对集成电路的攻击的方法，其中所述集成电路包括：第一半导体阱，位于具有背面的半导体衬底内，所述第一半导体阱包括电路部件；以及第二半导体阱，位于所述半导体衬底内，所述第二半导体阱与所述第一半导体阱以及所述半导体衬底的其余部分绝缘；所述方法包括：通过检测不存在响应于所施加的偏置而在所述第二半导体阱中流动的电流，来检测经由所述背面对所述半导体衬底的减薄；以及通过在不存在所施加的偏置的情况下检测在所述第二半导体阱中流动的电流，来检测差分故障分析(DFA)攻击，其中没有检测到对所述半导体衬底的所述减薄。

【技术特征摘要】
2017.10.11 FR 17595191.一种用于检测对集成电路的攻击的方法，其中所述集成电路包括：第一半导体阱，位于具有背面的半导体衬底内，所述第一半导体阱包括电路部件；以及第二半导体阱，位于所述半导体衬底内，所述第二半导体阱与所述第一半导体阱以及所述半导体衬底的其余部分绝缘；所述方法包括：通过检测不存在响应于所施加的偏置而在所述第二半导体阱中流动的电流，来检测经由所述背面对所述半导体衬底的减薄；以及通过在不存在所施加的偏置的情况下检测在所述第二半导体阱中流动的电流，来检测差分故障分析(DFA)攻击，其中没有检测到对所述半导体衬底的所述减薄。2.根据权利要求1所述的方法，其中所述DFA攻击向所述半导体衬底施加辐射，并且在不存在所施加的偏置的情况下在所述第二阱中流动的所述电流是响应于所施加的辐射而产生的光电流。3.根据权利要求1所述的方法，其中所述方法包括：在所述第二阱处的两个端子之间施加所述偏置，并且感测所述两个端子之间的电流流动以用于检测所述减薄。4.根据权利要求3所述的方法，其中所述方法进一步包括：终止所述偏置的施加并且感测所述两个端子之一处的电流流动，以用于检测所述DFA攻击。5.一种集成电路，包括：半导体衬底，其具有背面；第一半导体阱，位于所述半导体衬底中，所述第一半导体阱包括电路部件；第二半导体阱，位于所述半导体衬底中，所述第二半导体阱与所述第一半导体阱以及所述衬底的其余部分绝缘；其中，所述第二半导体阱包括检测设备，所述检测设备可配置成在第一配置中操作以检测经由所述背面对所述半导体衬底的减薄，并且在第二配置中操作以检测通过向所述集成电路中的故障注入而进行的差分故障分析(DFA)攻击。6.根据权利要求5所述的集成电路，其中：所述检测设备的所述第一配置通过检测不存在响应于所施加的偏置而在所述第二半导体阱中流动的电流，来检测经由所述背面对所述半导体衬底的减薄；以及所述检测设备的所述第二配置通过在不存在所施加的偏置的情况下检测在所述第二半导体阱中流动的电流，来检测所述DFA攻击，其中没有检测到对所述半导体衬底的所述减薄。7.根据权利要求5所述的集成电路，其中所述半导体衬底具有与所述背面相对的正面，并且所述检测设备包括：第一隔离沟槽，其在所述第二半导体阱的外围的两个位置之间延伸到所述第二半导体阱中，所述第一隔离沟槽具有距所述正面的深度，所述第一隔离沟槽与所述第二半导体阱的底部相隔一定距离；以及检测电路，其在所述第一配置中操作，以测量表示分别位于所述第一沟槽的相对侧上的两个接触区域之间的所述第二半导体阱的电阻的物理量，并且在所述第二配置中操作，以检测在所述两个接触区域之间流动的电流的存在。8.根据权利要求7所述的集成电路，其中所述检测电路包括：偏置电路，其被配置为在所述两个接触区域之间施加电位差；以及比较电路，其被配置为测量在所述两个接触区域之间流动的所述电流。9.根据权利要求8所述的集成电路，其中所述检测电路包括控制电路，所述控制电路被配置为通过启用所述偏置电路来将所述检测设备初始地置于所述第一配置中，并且随后在检测到所述...

【专利技术属性】
技术研发人员：A·萨拉菲亚诺斯，A·马扎基，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国,FR