The present invention discloses a baseline event that examines a light mask within a specification to produce a position and size value indicating each abnormal light mask feature. After the mask is used in lithography, the mask is inspected to generate current events indicating the position and size values of each abnormal mask feature. A test report of candidate defects and their images is generated so that these candidate defects contain the first subset of the current event and its corresponding candidate defect images, and exclude the second subset of the current event and its corresponding excluded image. Each of the first included events has a position and size value that does not match the position and size values of any baseline event, and each of the excluded second events has a position and size value that matches the position and size values of the baseline event.
【技术实现步骤摘要】
监测光掩模缺陷率的改变本申请是专利技术名称为“监测光掩模缺陷率的改变”,申请号为201480049582.0,申请日为2014年7月29日的专利技术专利申请的分案申请。相关申请案的交叉参考本申请案根据35U.S.C.§119规定主张2013年7月29日由贯春(ChunGuan)等人申请的标题为“用于监测光掩模缺陷的变化的方法(MethodsforMonitoringChangesinPhotomaskDefectivity)”的第61/859,670号先前美国临时申请案的优先权,所述申请案的全文出于所有目的以引用的方式并入本文中。
本专利技术大体上涉及光罩检验的领域。更特定来说,本专利技术涉及用于在IC(集成电路)制造背景中重新检定单裸片光罩的合格性的技术。
技术介绍
一般来说,半导体制造产业涉及用于使用在衬底上分层和图案化的半导体材料(例如硅)制造集成电路的高度复杂技术。归因于大规模的电路集成和半导体装置的尺寸减小,所制造的装置已变得对缺陷越来越敏感。即,引起装置中的故障的缺陷正变得越来越小。在运输到最终用户或客户之前所述装置是无故障的。集成电路通常由多个光罩制造。光罩的产生和此类光罩的随后光学检验在半导体生产中已变为标准步骤。最初,电路设计者提供电路图案数据(所述数据描述特定集成电路(IC)设计)到光罩生产系统或光罩写入器。所述电路图案数据通常呈经制造的IC装置的物理层的代表性布局的形式。所述代表性布局包含针对IC装置(例如,栅极氧化物、多晶硅、金属化等等)的每一物理层的代表性层,其中每一代表性层由定义特定IC装置的层图案化的多个多边形组成。光罩写入器 ...
【技术保护点】
1.一种检验光刻光罩的方法,所述方法包括:执行已识别为在规格内的光罩的第一检验以便产生多个基线候选缺陷及其位置和尺寸;在所述第一检验之后的一或多个光刻工艺中使用所述光罩后,通过光罩检验工具执行所述光罩的第二检验以便产生多个当前候选缺陷及其位置和尺寸值;以及产生多个经过滤的候选缺陷和其图像的检验报告,其中所述经过滤的候选缺陷包含所述当前候选缺陷的第一子集和其对应的多个候选缺陷图像且排除所述当前候选缺陷的第二子集和其对应的多个经排除的图像,其中包含于所述检验报告中的所述当前候选缺陷的所述第一子集中的每一者具有无法以预定义量匹配任何基线候选缺陷的位置和尺寸值的位置和尺寸值,且从所述检验报告中排除的所述当前候选缺陷的所述第二子集中的每一者具有以所述预定义量匹配任何基线候选缺陷的位置和尺寸值的位置和尺寸值。
【技术特征摘要】
2013.07.29 US 61/859,670;2014.05.15 US 14/278,2771.一种检验光刻光罩的方法,所述方法包括:执行已识别为在规格内的光罩的第一检验以便产生多个基线候选缺陷及其位置和尺寸;在所述第一检验之后的一或多个光刻工艺中使用所述光罩后,通过光罩检验工具执行所述光罩的第二检验以便产生多个当前候选缺陷及其位置和尺寸值;以及产生多个经过滤的候选缺陷和其图像的检验报告,其中所述经过滤的候选缺陷包含所述当前候选缺陷的第一子集和其对应的多个候选缺陷图像且排除所述当前候选缺陷的第二子集和其对应的多个经排除的图像,其中包含于所述检验报告中的所述当前候选缺陷的所述第一子集中的每一者具有无法以预定义量匹配任何基线候选缺陷的位置和尺寸值的位置和尺寸值,且从所述检验报告中排除的所述当前候选缺陷的所述第二子集中的每一者具有以所述预定义量匹配任何基线候选缺陷的位置和尺寸值的位置和尺寸值。2.根据权利要求1所述的方法,其中至少一些所述基线候选缺陷对应于多个光罩特征,所述多个光罩特征经设计为相同的,之后对此类光罩特征实施光学邻近校正OPC过程以添加OPC装饰使得此类光罩特征不再相同。3.根据权利要求1所述的方法,其中至少一些所述基线候选缺陷对应于并非为用于此光罩的原始设计的部分且经确定为使用此光罩并不限制晶片良率的光罩特征。4.根据权利要求1所述的方法,其中至少一些所述基线候选缺陷对应于已确定为在使用所述光罩的光刻工艺期间并未印刷在晶片上的光罩特征。5.根据权利要求1所述的方法,其中至少一些所述基线候选缺陷对应于用于校正所述光罩上的缺陷的修复特征。6.根据权利要求1所述的方法,其中所述第一和第二检验基于此特征的背景确定所述光罩的哪些特征是非典型特征及所述光罩的哪些特征分别对应于基线候选缺陷和当前候选缺陷,且其中所述第一及第二检验包含模板匹配。7.根据权利要求1所述的方法,其进一步包括摒弃所述基线候选缺陷的多个基线图像和摒弃所述当前候选缺陷的所述第二子集的对应图像。8.根据权利要求1所述的方法,其中每一基线候选缺陷进一步指示通道且从所述检验报告中排除的所述当前候选缺陷的所述第二子集中的每一者具有以预定义量匹配任何基线候选缺陷的通道以及位置和尺寸值匹配的通道以及位置和尺寸值。9.根据权利要求1所述的方法,其中产生所述经过滤的候选缺陷和其图像的所述检验报告包括:对于具有无法以预定义量匹配任何基线事件的位置和尺寸值的位置和尺寸值的每一当前候选缺陷,通过执行具有比所述第二检验较不严格的阀值或算法的第三检验确定此当前候选缺陷是否仍为当前候选缺陷。10.根据权利要求1所述的方法,其中所述经过滤的候选缺陷进一步包含所述当前候选缺陷的第三子集,所述当前候选缺陷的所述第三子集中的每一者具有以预定义量匹配任何基线候选缺陷的位置和尺寸值且被识别为修复位置的位置和尺寸值。11.根据权利要求1所述的方法,其中使用光罩检验工具来执行所述第一检验。12.根据权利要求1所述的方法,其中对从设计数据库产生的光罩图像执行所述第一检验。13.根据权利要求1所述的方法,其中所述光罩是EUV光罩。14.根据权利要求1所述的方法,其中所述当前候选缺...
【专利技术属性】
技术研发人员:官淳,熊亚霖,约瑟夫·布莱谢,罗伯特·A·康斯托克,马克·J·维尔,
申请(专利权)人:科磊股份有限公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。