具有减小的横向电场的晶体管元件制造技术

本发明专利技术涉及具有减小的横向电场的晶体管元件，其中，在复杂半导体装置中，操作于升高的供应电压下的全耗尽晶体管元件中的横向电场可通过在个别沟道区的边缘区域建立横向梯度掺杂物分布而被显著减小。在用于此目的的一些示例实施例中，在完成栅极电极结构之前，可纳入一种或多种掺杂物种类。

Transistor elements with reduced transverse electric field

The present invention relates to transistor elements with reduced transverse electric field. In complex semiconductor devices, the transverse electric field in a fully depleted transistor element operated at an elevated supply voltage can be significantly reduced by establishing a transverse gradient dopant distribution at the edge of an individual channel region. In some example embodiments for this purpose, one or more doping species may be incorporated before the gate electrode structure is completed.

【技术实现步骤摘要】
具有减小的横向电场的晶体管元件
本申请通常涉及半导体装置及制造技术，其中，可基于极薄的结晶半导体材料形成晶体管元件。
技术介绍
半导体装置领域已取得显著进步，主要是受到此类半导体装置中的电路元件的关键尺寸的持续缩小的驱使。在复杂半导体装置中，在其中设置的大部分电路元件通常是基于CMOS技术，该CMOS技术相应基于具有沟道区的各场效应晶体管，该沟道区的导电性由合适的控制电压控制。通常，通过使用合适的电极结构来施加控制电压，该电极结构通常被称为栅极电极结构，其包括通过介电材料与沟道区的半导体材料隔开的电极材料。因此，当操作此类场效应晶体管时，通过向栅极电极结构施加控制电压，可有效地控制从源区至漏区的沟道区中的电流流动，其中，晶体管特性例如阈值电压、电流驱动能力等可依赖于各种装置参数。一般来说，场效应晶体管的关键尺寸(尤其沟道区的长度)的持续缩小可有助于增加总体的封装密度，同时，伴随着晶体管的尺寸缩小也可能有一定程度的性能增益。但另一方面，场效应晶体管的关键尺寸的持续缩小也带来严重的问题，为了不会不当地抵消通常通过缩小关键特征尺寸而获得的性能优势，必须解决这些问题。例如，晶体管元件的沟道区的有效可控性强烈依赖于栅极电极结构与沟道区的电容耦合并通常在缩小晶体管的沟道长度后变得更加复杂。因此，可适当调整栅极介电材料的厚度以提供充分的电容耦合，同时仍确保相对于在操作晶体管元件时所施加的供应电压及/或控制电压(若这些电压彼此不同)有合适的介电强度。因此，在复杂半导体装置中，通常可使用不同类型的栅极电极结构(包括不同类型及/或具有不同厚度的材料)以符合总体装置要求，因为通常可针对不同目的设计复杂集成电路中的晶体管元件。例如，在有点复杂的控制器电路的特定逻辑路径中，增加各场效应晶体管的开关速度可能属于高优先级，从而需要极端缩小的栅极长度尺寸以及分别调整的栅极电极结构。为了不会不当地增加总体功率损失(例如通过静态及动态漏电流)，已尝试设计各晶体管，以能够在复杂的当前可用的半导体装置中在例如约1V或甚至更低的较低供应电压下操作。在其它装置区中，通常可能需要增加的操作电压，例如以基于外部信号以及/或者不同装置部分所提供的信号而为信号处理提供适当的匹配，这些装置部分通常基于增加的供应电压来操作。例如，与复杂数字电路区的“内部”降低的供应电压相比，复杂集成电路的输入/输出部分可能常常操作于升高的供应电压下，其中，常常使用2.5至3.3V作为操作电压。因此，由于这些显著增加的供应电压以及栅极电压，可能必须考虑相应调整特定的晶体管参数，例如栅极介电材料的厚度等。为了增强总体性能，尤其为了提供此类集成电路的优越封装密度而进一步缩小关键尺寸后，例如在增强总体沟道可控性方面，已开发了不同的方法。一种可行的方法包括设置具有降低的掺杂物浓度的实质全耗尽沟道区。为此，可以极低的掺杂物浓度或者甚至作为本征材料来设置极薄的基本半导体材料，例如结晶硅材料、结晶硅/锗材料等，从而有助于减少通常与掺杂物种类的纳入相关的散射事件(scatteringevents)以及任何散射中心。而且，当需要实质不导电的沟道时，针对特定的晶体管状态可实现沟道区的实质全耗尽。在此类复杂平面晶体管配置中，极薄的基本半导体材料(其可具有15纳米及显著更小的初始厚度)可结合适当设计的栅极电极结构，从而获得具有约30纳米及更小的沟道长度的晶体管元件。而且，由于半导体材料的减小厚度可能对设置高导电漏源区形成特定的约束，因此此类区域通常可基于抬升式漏源架构形成，其中，可在初始半导体材料的顶上生长经适当高的原位掺杂的半导体材料。尽管在复杂半导体装置中的晶体管的此基本装置配置对于针对关键信号路径设计的晶体管元件可能是高效的，但结果显示，在进一步缩小总体尺寸后，对于具有相同基本配置的晶体管元件(其中，必须施加增加的供应电压，以符合特定电路部分例如I/O(输入/输出)部分等的总体功能约束)，可能产生严重的可靠性问题。已意识到，相应可靠性问题(也就是装置性能的退化及/或半导体装置的过早失效)可能与热载流子注入(hotcarrierinjection；HCI)相关，该热载流子注入是发生在增加的供应电压下的现象，其中，在源区注入的电荷载流子可能获得足够的能量来克服栅极介电材料的电势。也就是说，通常在漏侧，一定量的电荷载流子可进入并可能穿过栅极介电材料，从而愈加改变总体晶体管特性，例如阈值电压、漏电流行为等。鉴于上述情形，本申请涉及技术及半导体装置，其中，可基于薄的基本半导体层形成晶体管元件，同时避免或至少减轻上述其中一个或多个问题的影响。
技术实现思路
下面提供本申请的简要总结，以提供本专利技术的一些态样的基本理解。本
技术实现思路
并非详尽概述本专利技术。其并非意图识别本专利技术的关键或重要元件或划定本专利技术的范围。其唯一目的在于提供一些简化形式的概念，作为后面所讨论的更详细说明的前序。一般来说，本申请基于以下发现：由高能电荷载流子引起的装置退化可通过在至少在栅极电极结构的相关边缘实施梯度(graded)掺杂物分布而被降低至一定程度，同时仍保持基本的晶体管配置。为此，在本文中所揭示的一些示例实施例中，在实际形成栅极电极结构之前的任意合适的制造阶段，可在基本半导体材料中实施具有所需导电类型的一种或多种掺杂物种类，从而获得在适当提供横向梯度掺杂物分布方面的高度灵活性。例如，可施加适当设计的注入制程(process)，从而不会不当地影响基本半导体材料的结晶结构，但纳入横向不同量的掺杂物种类，以减小在个别晶体管元件的源区与漏区之间以需要较高操作电压施加的沟道区的操作期间所遇到的相应横向电场。在本文中所揭示的其它示例实施例中，可例如基于栅极电极结构的部分以及/或者用于图案化栅极电极结构的掩蔽方案，在后续制造阶段实施横向梯度掺杂物分布，从而有助于优越的制程条件，例如，当横向梯度掺杂物分布的实质自对准的定位可被视为有利时。在本文中所揭示的其它示例实施例中，可基于扩散制程实现建立横向变化的掺杂物分布，该扩散制程可经控制以针对两种或更多不同的掺杂物种类建立特定的扩散条件以及/或者向基本半导体材料中以及向栅极边缘区域的附近纳入一种或多种掺杂物种类。本文中所揭示的一种示例方法包括在全耗尽晶体管元件的结晶半导体层中所设置的沟道区的第一边缘区域及第二边缘区域的至少其中一者中形成横向梯度掺杂物分布。该方法还包括在该沟道区上形成栅极电极结构，以叠盖该第一及第二边缘区域。依据本文中所揭示的另一个示例实施例，提供一种方法，其包括在晶体管元件的沟道区的第一边缘区域及相对设置的第二边缘区域的至少其中一者中形成横向梯度掺杂物分布。而且，该方法包括在形成该横向梯度掺杂物分布以后，在该沟道区上形成栅极电极结构，其中，该沟道区至少部分叠盖该第一及第二边缘区域。本文中所揭示的另一个示例实施例涉及半导体装置中的晶体管元件。该晶体管元件包括形成于具有约15纳米或更小的厚度的半导体层中的沟道区，其中，该沟道区具有沿晶体管宽度方向延伸的第一边缘区域以及沿该晶体管宽度方向延伸的第二边缘区域。该第一及第二边缘区域的至少其中一者具有朝向该沟道区的中心递减的横向梯度掺杂物分布。而且，该晶体管元件包括形成于该沟道区以及该第一及第二边缘区域上的栅极电极结构。此外，该晶体管元件本文档来自技高网...

【技术保护点】
1.一种方法，包括：在全耗尽晶体管元件的结晶半导体层中所设置的沟道区的第一边缘区域及第二边缘区域的至少其中一者中形成横向梯度掺杂物分布；以及在该沟道区上形成栅极电极结构，以叠盖该第一及第二边缘区域。

【技术特征摘要】
2017.10.10 US 15/728,6791.一种方法，包括：在全耗尽晶体管元件的结晶半导体层中所设置的沟道区的第一边缘区域及第二边缘区域的至少其中一者中形成横向梯度掺杂物分布；以及在该沟道区上形成栅极电极结构，以叠盖该第一及第二边缘区域。2.如权利要求1所述的方法，其中，在形成该栅极电极结构之前，形成该横向梯度掺杂物分布。3.如权利要求1所述的方法，其中，形成横向梯度掺杂物分布包括在该沟道区之上形成注入掩膜并引入具有第一扩散系数的第一掺杂物种类以及具有不同于该第一扩散系数的第二扩散系数的第二掺杂物种类。4.如权利要求3所述的方法，其中，在形成该栅极电极结构之前，形成该注入掩膜。5.如权利要求3所述的方法，其中，将该注入掩膜设为该栅极电极结构以及用于图案化该栅极电极结构的图案化掩膜的其中一者。6.如权利要求2所述的方法，其中，形成横向梯度掺杂物分布包括执行注入制程的序列，而在该序列的至少两个注入制程期间，沿该全耗尽晶体管元件的栅极长度方向有差别地掩蔽该沟道区。7.如权利要求6所述的方法，其中，沿该全耗尽晶体管元件的该栅极长度方向有差别地掩蔽该沟道区包括形成具有第一掩膜长度的掩膜，以及在执行该至少两个注入制程的其中之一以后，改变该第一掩膜长度以获得第二掩膜长度。8.如权利要求6所述的方法，其中，沿该全耗尽晶体管元件的该栅极长度方向有差别地掩蔽该沟道区包括形成具有第一掩膜长度的第一掩膜，以及在执行该至少两个注入制程的其中之一以后，形成具有第二掩膜长度的第二掩膜。9.如权利要求6所述的方法，其中，N次有差别地掩蔽该沟道区，而N>2。10.如权利要求1所述的方法，其中，形成该横向梯度掺杂物分布包括靠近该沟道区形成掺杂材料并启动该掺杂材料的掺杂种类的扩散。11.如权利要求10所述的方法，还包括在形成该掺杂材料之前，形成隔离沟槽以沿一个...

【专利技术属性】
技术研发人员：达明·安戈特，阿尔班·阿卡，汤姆·何曼，凡卡塔·纳卡·拉尼斯·库玛尔·尼尔，詹·候尼史奇尔，拉尔斯·米勒梅斯卡姆普，马丁·齐哈德，
申请(专利权)人：格芯公司，
类型：发明
国别省市：开曼群岛,KY